一種LDMOS器件制造技術

本發明專利技術提供一種LDMOS器件，涉及半導體技術領域。包括：襯底具有第一導電類型；第一漂移區位于襯底中具有第二導電類型；第一阱區位于襯底中與第一漂移區相鄰且間隔，并具有第一導電類型；外延層位于襯底上，外延層包括具有第二導電類型的第二漂移區，以及分別位于第二漂移區兩側的具有第一導電類型的第二阱區和具有第二導電類型的摻雜區，第二阱區位于第一阱區上；第一埋層位于第一漂移區和第二漂移區中，具有所述第一導電類型。本發明專利技術的結構優化了源端的JFET區域增加了電流路徑的寬度，得到高擊穿電壓的同時得到更低的導通電阻，并實現了多層RESURF結構。

【技術實現步驟摘要】
一種LDMOS器件
本專利技術涉及半導體
，具體而言涉及一種LDMOS器件。
技術介紹
橫向雙擴散金屬氧化物半導體(LaterallyDiffusedMetalOxideSemiconductor，簡稱LDMOS)器件因其耐高壓特性而被廣泛應用于智能功率集成電路中。關態耐高壓及導通電阻是表征LDMOS器件特性的重要指標，同時也是器件的工藝制造過程中所面臨的一對矛盾。為了進一步提高器件特性及解決所面臨的矛盾，人們引入了表面降場(RESURF＝ReducedSurfaceField)型LDMOS器件的概念，并得到廣泛應用。圖1示出了一種傳統的三層RESURFLDMOS的剖面示意圖。其包括：P型襯底101，以及位于P型襯底101中的P型深阱102和與P型深阱102相鄰接的N型深阱104，位于所述P型襯底101上的N型外延107，形成于N型外延107一側的P型深阱102上的P型阱區106，P型阱區106用于LDMOS的導通溝道。形成于N型外延107另一側的N型深阱104上的N型摻雜區112。還包括形成于N型外延107和N型深阱104中的P型埋層105，以及形成于P型深阱和P型阱區中的P型埋層105。在外延層上還形成有源極/漏極引出區108、體引出區109和柵極引出113，以及與源極引出區和體引出區相連接的互連金屬層110和與漏極引出區相連接的互連金屬層111。在上述傳統的超高壓三層RESURFLDMOS中，其主要是在漂移區的內部通過注入或者外延來形成一定結深的P型摻雜，從而實現對漂移區中P型雜質上下區域之間的耗盡，達到RESURF的目的。但是其結構存在一定的缺點：在源端會有一定長度的JFET區域，此區域如果寬度較小時，電流路徑被限制，影響器件的導通電阻；如果次區域較大時，器件在反響耐壓時由于漂移區中N型雜質較濃，從而無法耗盡。因此，有必要提出一種新的LDMOS器件，以解決上述技術問題。
技術實現思路
在
技術實現思路
部分中引入了一系列簡化形式的概念，這將在具體實施方式部分中進一步詳細說明。本專利技術的
技術實現思路
部分并不意味著要試圖限定出所要求保護的技術方案的關鍵特征和必要技術特征，更不意味著試圖確定所要求保護的技術方案的保護范圍。針對現有技術的不足，本專利技術提供一種LDMOS器件，包括：襯底，具有第一導電類型；第一漂移區，位于所述襯底中，具有第二導電類型；第一阱區，位于所述襯底中與所述第一漂移區相鄰且間隔，具有第一導電類型；外延層，位于所述襯底上，所述外延層包括具有第二導電類型的第二漂移區，以及分別位于所述第二漂移區兩側的具有第一導電類型的第二阱區和具有第二導電類型的摻雜區，所述第二阱區位于所述第一阱區上；第一埋層，位于所述第一漂移區和所述第二漂移區中，具有所述第一導電類型；第二埋層，位于所述第一阱區和所述第二阱區中，具有所述第一導電類型。進一步，還包括：源極引出區和體引出區，相鄰接并位于所述第二阱區內，且具有相反的導電類型；漏極引出區，位于所述摻雜區內，具有第二導電類型；場氧化層，位于所述第二漂移區上；柵極結構，位于所述外延層上，且柵極結構的一側邊緣延伸至所述場氧化層上，以及柵極結構的另一側邊緣延伸至所述第二阱區上。進一步，所述第一導電類型為P型，所述第二導電類型為N型。進一步，所述第二漂移區從所述第一阱區上延伸至所述第一漂移區上。進一步，所述間隔的長度為0。進一步，所述柵極結構的材料包括多晶硅。進一步，還包括分別與所述體引出區、源極引出區、漏極引出區和所述柵極結構相連接的接觸，以及與所述接觸相連接的互連金屬層。進一步，所述第二漂移區為N型外延層。綜上所述，本專利技術的結構主要優化了源端的JFET區域，增加了電流路徑的寬度，并將N型外延下注入P型雜質(即埋層)來輔助耗盡，從而得到高擊穿電壓的同時，并且得到更低的導通電阻。另外，本專利技術實現了多層RESURF的結構，進而提高了器件的耐高壓性能。附圖說明本專利技術的下列附圖在此作為本專利技術的一部分用于理解本專利技術。附圖中示出了本專利技術的實施例及其描述，用來解釋本專利技術的原理。附圖中：圖1示出了現有的三層RESUFLDMOS器件的剖面示意圖；圖2示出了本專利技術一實施例的RESUFLDMOS器件的剖面示意圖。具體實施方式在下文的描述中，給出了大量具體的細節以便提供對本專利技術更為徹底的理解。然而，對于本領域技術人員而言顯而易見的是，本專利技術可以無需一個或多個這些細節而得以實施。在其他的例子中，為了避免與本專利技術發生混淆，對于本領域公知的一些技術特征未進行描述。應當理解的是，本專利技術能夠以不同形式實施，而不應當解釋為局限于這里提出的實施例。相反地，提供這些實施例將使公開徹底和完全，并且將本專利技術的范圍完全地傳遞給本領域技術人員。在附圖中，為了清楚，層和區的尺寸以及相對尺寸可能被夸大。自始至終相同附圖標記表示相同的元件。應當明白，當元件或層被稱為“在...上”、“與...相鄰”、“連接到”或“耦合到”其它元件或層時，其可以直接地在其它元件或層上、與之相鄰、連接或耦合到其它元件或層，或者可以存在居間的元件或層。相反，當元件被稱為“直接在...上”、“與...直接相鄰”、“直接連接到”或“直接耦合到”其它元件或層時，則不存在居間的元件或層。應當明白，盡管可使用術語第一、第二、第三等描述各種元件、部件、區、層和/或部分，這些元件、部件、區、層和/或部分不應當被這些術語限制。這些術語僅僅用來區分一個元件、部件、區、層或部分與另一個元件、部件、區、層或部分。因此，在不脫離本專利技術教導之下，下面討論的第一元件、部件、區、層或部分可表示為第二元件、部件、區、層或部分?？臻g關系術語例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在這里可為了方便描述而被使用從而描述圖中所示的一個元件或特征與其它元件或特征的關系。應當明白，除了圖中所示的取向以外，空間關系術語意圖還包括使用和操作中的器件的不同取向。例如，如果附圖中的器件翻轉，然后，描述為“在其它元件下面”或“在其之下”或“在其下”元件或特征將取向為在其它元件或特征“上”。因此，示例性術語“在...下面”和“在...下”可包括上和下兩個取向。器件可以另外地取向(旋轉90度或其它取向)并且在此使用的空間描述語相應地被解釋。在此使用的術語的目的僅在于描述具體實施例并且不作為本專利技術的限制。在此使用時，單數形式的“一”、“一個”和“所述/該”也意圖包括復數形式，除非上下文清楚指出另外的方式。還應明白術語“組成”和/或“包括”，當在該說明書中使用時，確定所述特征、整數、步驟、操作、元件和/或部件的存在，但不排除一個或更多其它的特征、整數、步驟、操作、元件、部件和/或組的存在或添加。在此使用時，術語“和/或”包括相關所列項目的任何及所有組合。這里參考作為本專利技術的理想實施例(和中間結構)的示意圖的橫截面圖來描述專利技術的實施例。這樣，可以預期由于例如制造技術和/或容差導致的從所示形狀的變化。因此，本專利技術的實施例不應當局限于在此所示的區的特定形狀，而是包括由于例如制造導致的形狀偏差。例如，顯示為矩形的注入區在其邊緣通常具有圓的或彎曲特征和/或注入濃度梯度，而不是從注入區到非注入區的二元改變。同樣，通過注入形成的埋藏區可導致注入進本文檔來自技高網...

【技術保護點】
一種LDMOS器件，其特征在于，包括：襯底，具有第一導電類型；第一漂移區，位于所述襯底中，具有第二導電類型；第一阱區，位于所述襯底中與所述第一漂移區相鄰且間隔，具有第一導電類型；外延層，位于所述襯底上，所述外延層包括具有第二導電類型的第二漂移區，以及分別位于所述第二漂移區兩側的具有第一導電類型的第二阱區和具有第二導電類型的摻雜區，所述第二阱區位于所述第一阱區上；第一埋層，位于所述第一漂移區和所述第二漂移區中，具有所述第一導電類型；第二埋層，位于所述第一阱區和所述第二阱區中，具有所述第一導電類型。

【技術特征摘要】
1.一種LDMOS器件，其特征在于，包括：襯底，具有第一導電類型；第一漂移區，位于所述襯底中，具有第二導電類型；第一阱區，位于所述襯底中與所述第一漂移區相鄰且間隔，具有第一導電類型；外延層，位于所述襯底上，所述外延層包括具有第二導電類型的第二漂移區，以及分別位于所述第二漂移區兩側的具有第一導電類型的第二阱區和具有第二導電類型的摻雜區，所述第二阱區位于所述第一阱區上；第一埋層，位于所述第一漂移區和所述第二漂移區中，具有所述第一導電類型；第二埋層，位于所述第一阱區和所述第二阱區中，具有所述第一導電類型。2.如權利要求1所述的LDMOS器件，其特征在于，還包括：源極引出區和體引出區，相鄰接并位于所述第二阱區內，且具有相反的導電類型；漏極引出區，位于所述摻雜區內，具有第二導電類型；場氧化層，位于所述第二漂移區上；...

【專利技術屬性】
技術研發人員：張廣勝，張森，
申請(專利權)人：無錫華潤上華半導體有限公司，
類型：發明
國別省市：江蘇,32