存儲器自動(dòng)檢錯(cuò)和容錯(cuò)電路及控制方法技術(shù)

本發(fā)明專利技術(shù)提供一種存儲器自動(dòng)檢錯(cuò)和容錯(cuò)電路，包括自激勵(lì)產(chǎn)生測試單元、錯(cuò)誤地址判斷單元、失效地址映射存儲單元、地址譯碼選擇單元和備份存儲單元。自激勵(lì)產(chǎn)生測試單元在芯片上電時(shí)自動(dòng)測試主存儲單元產(chǎn)生數(shù)據(jù)結(jié)果，錯(cuò)誤地址判斷單元根據(jù)數(shù)據(jù)結(jié)果確定主存儲單元中的失效地址，失效地址映射存儲單元存儲失效地址及失效地址和備份存儲單元地址的映射關(guān)系。當(dāng)發(fā)起訪問請求時(shí)地址譯碼選擇單元判斷訪問地址與失效地址映射存儲單元存儲的失效地址一致時(shí)確定失效地址和備份存儲單元地址的映射關(guān)系，把訪問指向備份存儲單元中對應(yīng)失效地址的備份存儲地址。本發(fā)明專利技術(shù)還提供一種相應(yīng)的方法，利用本發(fā)明專利技術(shù)實(shí)現(xiàn)芯片對存儲器損壞的自檢測和自動(dòng)容錯(cuò)機(jī)制。

Automatic error detection and fault tolerant memory circuit and its control method

The present invention provides a memory automatic error detection and fault tolerant circuits, including self excitation generation test unit, a judging unit, address error failure address map storage unit, address decoding unit and a backup storage unit selection. Since the stimulus test unit on the electric chip automatic test main storage unit generates data, address error judging unit determines failure address of the main storage unit according to the results of data, a failed memory cell address mapping and address mapping failure failure memory address and backup storage unit address. When launched the access request address decoding unit selection and failure judgment access address address consistent failure memory cell address mapping storage when determining the mapping failure address and backup storage unit address, the access point to the backup storage unit corresponding to the backup storage address address failure. The invention also provides a corresponding method, utilizing the invention to realize the self detection and automatic fault tolerance mechanism of the chip to the memory damage.

【技術(shù)實(shí)現(xiàn)步驟摘要】

本專利技術(shù)涉及芯片檢錯(cuò)
，尤其涉及一種SOC芯片的存儲器自動(dòng)檢錯(cuò)和容錯(cuò)電路及控制方法。
技術(shù)介紹
目前，SOC（(System-on-a-Chip)芯片的使用規(guī)模越來越大，復(fù)雜度越來越高。對于SOC芯片來說，片上的存儲器是非常重要的部分。在現(xiàn)今的大型SOC芯片中，存儲器的的數(shù)量和容量都非常的巨大。同時(shí)，由于存儲器的工藝器件本身的壽命，或者用戶的一些使用習(xí)慣，其中部分存儲器會(huì)出現(xiàn)損壞，損壞現(xiàn)象通常是某一地址中讀寫數(shù)據(jù)錯(cuò)誤。對于芯片中重要部分的存儲器，一旦出現(xiàn)任何的存儲器損壞都是無法容忍的，都會(huì)影響整個(gè)芯片的使用，造成整個(gè)芯片和使用該芯片的設(shè)備的報(bào)廢。所以，如果有一種辦法使關(guān)鍵存儲器能夠容忍一定的器件損壞，可以極大的提升整體設(shè)備的使用壽命，減少因此產(chǎn)生的不必要的浪費(fèi)。
技術(shù)實(shí)現(xiàn)思路
本專利技術(shù)實(shí)施方式所要解決的技術(shù)問題在于，提供一種可以自檢錯(cuò)并自動(dòng)容錯(cuò)的存儲器控制電路及控制方法，可以設(shè)計(jì)放在芯片中重要的存儲器旁邊，對存儲器進(jìn)行自動(dòng)檢查和自動(dòng)替換工作，實(shí)現(xiàn)芯片對存儲器損壞的自檢錯(cuò)和自動(dòng)容錯(cuò)機(jī)制。為解決上述技術(shù)問題，本專利技術(shù)提供一種存儲器自動(dòng)檢錯(cuò)和容錯(cuò)電路，用于響應(yīng)訪問發(fā)起端發(fā)起的訪問請求對主存儲單元的進(jìn)行地址訪問，該電路包括：備份存儲單元，用于作為該主存儲單元中失效地址的后備存儲空間。自激勵(lì)產(chǎn)生測試單元，用于在待檢錯(cuò)芯片上電時(shí)自動(dòng)產(chǎn)生對該主存儲單元的測試激勵(lì)，對該主存儲單元進(jìn)行測試，該激勵(lì)內(nèi)容為對所有地址線進(jìn)行一次寫操作，對每個(gè)地址都寫入一個(gè)不一樣的特定值，然后再對所有地址進(jìn)行一次讀操作，并產(chǎn)生相應(yīng)的數(shù)據(jù)結(jié)果。錯(cuò)誤地址判斷單元，用于根據(jù)該數(shù)據(jù)結(jié)果判斷該主存儲單元中的每個(gè)地址是否都可以進(jìn)行正確地讀寫，并當(dāng)發(fā)現(xiàn)地址讀寫錯(cuò)誤時(shí)確定該地址為失效地址。失效地址映射存儲單元，用于存儲由該錯(cuò)誤地址判斷單元確定的主存儲單元中的失效地址，以及存儲失效地址和備份存儲單元地址的映射關(guān)系。以及地址譯碼選擇單元，用于當(dāng)該訪問發(fā)起端發(fā)起一存儲器訪問請求時(shí)判斷該訪問發(fā)起端的訪問地址是否和失效地址映射存儲單元存儲的失效地址一致，并當(dāng)確定一致時(shí)從該失效地址映射存儲單元中查詢得到失效地址和備份存儲單元地址的映射關(guān)系，從而把訪問指向該備份存儲單元中對應(yīng)失效地址的備份存儲地址進(jìn)行訪問。進(jìn)一步地，本專利技術(shù)還提供一種存儲器自動(dòng)檢錯(cuò)和容錯(cuò)控制方法，用于響應(yīng)訪問發(fā)起端發(fā)起的訪問請求對主存儲單元的進(jìn)行地址訪問，該方法包括：在待檢錯(cuò)芯片上電時(shí)自動(dòng)產(chǎn)生對主存儲單元的測試激勵(lì)，對該主存儲單元進(jìn)行測試，該激勵(lì)內(nèi)容為對所有地址線進(jìn)行一次寫操作，對每個(gè)地址都寫入一個(gè)不一樣的特定值，然后再對所有地址進(jìn)行一次讀操作，并產(chǎn)生相應(yīng)的數(shù)據(jù)結(jié)果。根據(jù)該數(shù)據(jù)結(jié)果判斷該主存儲單元中的每個(gè)地址是否都可以進(jìn)行正確地讀寫，并當(dāng)發(fā)現(xiàn)地址讀寫錯(cuò)誤時(shí)確定該地址為失效地址。存儲該確定的主存儲單元中的失效地址，以及存儲失效地址和備份存儲單元地址的映射關(guān)系。以及當(dāng)該訪問發(fā)起端發(fā)起一存儲器訪問請求時(shí)判斷該訪問發(fā)起端的訪問地址是否和該存儲的失效地址一致，并當(dāng)確定一致時(shí)查詢該存儲的失效地址和備份存儲單元地址的映射關(guān)系，從而把訪問指向該備份存儲單元中對應(yīng)失效地址的備份存儲地址進(jìn)行訪問。本專利技術(shù)提供的一種存儲器自動(dòng)檢錯(cuò)和容錯(cuò)電路以及控制方法，通過自激勵(lì)產(chǎn)生測試單元、錯(cuò)誤地址判斷單元以及失效地址映射存儲單元對主存儲單元進(jìn)行自檢錯(cuò)以及當(dāng)出現(xiàn)失效地址時(shí)存儲確定失效地址與備份存儲單元地址的映射關(guān)系，從而當(dāng)訪問主存單元時(shí)的失效地址時(shí)將訪問指向備份存儲單元中對應(yīng)的備份存儲地址的訪問。從而，實(shí)現(xiàn)自檢測并自動(dòng)容錯(cuò)的存儲器控制電路，對存儲器進(jìn)行自動(dòng)檢查和自動(dòng)替換工作，以實(shí)現(xiàn)芯片對存儲器損壞的自檢測和自動(dòng)容錯(cuò)機(jī)制。附圖說明圖1為本專利技術(shù)實(shí)施方式中的存儲器自動(dòng)檢錯(cuò)和容錯(cuò)電路的電路結(jié)構(gòu)示意圖；圖2為圖1所示的存儲器自動(dòng)檢錯(cuò)和容錯(cuò)電路中的失效地址映射存儲單元的結(jié)構(gòu)示意圖；圖3為本專利技術(shù)實(shí)施方式中的存儲器自動(dòng)檢錯(cuò)和容錯(cuò)控制方法的流程示意圖。標(biāo)號說明：具體實(shí)施方式為詳細(xì)說明本專利技術(shù)的
技術(shù)實(shí)現(xiàn)思路
、構(gòu)造特征、所實(shí)現(xiàn)目的及效果，以下結(jié)合實(shí)施方式并配合附圖詳予說明。請參閱圖1，本專利技術(shù)實(shí)施方式中的一種存儲器自動(dòng)檢錯(cuò)和容錯(cuò)電路10包括自動(dòng)激勵(lì)產(chǎn)生測試單元11、錯(cuò)誤地址判斷單元12、失效地址映射存儲單元13、地址譯碼選擇單元14以及備份存儲單元15。當(dāng)進(jìn)行芯片系統(tǒng)設(shè)計(jì)時(shí)，找出訪問幾率較高而容易出現(xiàn)存儲電路失效的存儲器，同時(shí)也是系統(tǒng)中重要的存儲器（通常為一旦出錯(cuò)，會(huì)造成整個(gè)芯片的無法工作的存儲器），該自動(dòng)檢錯(cuò)和容錯(cuò)電路10連接在這類存儲器和可以訪問存儲器的發(fā)起端之間進(jìn)行芯片的自動(dòng)檢錯(cuò)和容錯(cuò)測試。其中，該可以訪問存儲器的發(fā)起端被設(shè)置為訪問發(fā)起端20，確定的存儲器通常為主存儲單元30，用于存儲數(shù)據(jù)，對芯片起到關(guān)鍵作用，一旦出現(xiàn)任何的損壞都會(huì)影響整個(gè)芯片的使用。具體地，該訪問發(fā)起端20、地址譯碼選擇單元14和備份存儲單元15依次連接，該地址譯碼選擇單元14還與該主存儲單元30連接。該主存儲單元30、自動(dòng)激勵(lì)產(chǎn)生測試單元11、錯(cuò)誤地址判斷單元12、失效地址映射存儲單元13以及地址譯碼選擇單元14依次連接。當(dāng)需要對該主存儲單元30進(jìn)行訪問時(shí)，通過該訪問發(fā)起端11發(fā)起訪問存主儲單元30，訪問該主存儲單元30的設(shè)備通常是CPU、GPU等可以訪問存儲器的設(shè)備。當(dāng)芯片開始上電后還但沒開始工作之前，該自動(dòng)激勵(lì)產(chǎn)生測試單元11自動(dòng)產(chǎn)生對該主存儲單元30的測試激勵(lì)，對主存儲單元30進(jìn)行測試，該激勵(lì)內(nèi)容為對所有地址線進(jìn)行一次寫操作，對每個(gè)地址都寫入一個(gè)不一樣的特定值，然后再對所有地址進(jìn)行一次讀操作，并把讀出的數(shù)據(jù)結(jié)果送往該錯(cuò)誤地址判斷單元12。該錯(cuò)誤地址判斷單元12根據(jù)主存儲單元30中的每個(gè)地址是否都可以進(jìn)行正確地讀寫，其判斷依據(jù)為根據(jù)每個(gè)地址的依次讀數(shù)據(jù)判斷該主存儲器30中的每個(gè)地址是否都和寫入的特定值一致，如果一致則判斷該主存儲單元30中的所有地址完好無損，可以進(jìn)行正確的讀寫，同時(shí)結(jié)束自動(dòng)檢錯(cuò)流程，準(zhǔn)備好可以開始正常工作。如果一旦發(fā)現(xiàn)任何地址出現(xiàn)讀出數(shù)據(jù)和期望的特定值不一致時(shí)，則認(rèn)為該地址出現(xiàn)失效，然后把出現(xiàn)錯(cuò)誤的地址送往該失效地址映射存儲單元13。其中，該錯(cuò)誤判斷單元12會(huì)將每一個(gè)地址的判斷結(jié)果都送往失效地址映射存儲單元13。該備份存儲單元15用于作為該主存儲單元30中失效地址的后備存儲空間。請同時(shí)參閱圖2，該失效地址映射存儲本文檔來自技高網(wǎng)...

【技術(shù)保護(hù)點(diǎn)】
一種存儲器自動(dòng)檢錯(cuò)和容錯(cuò)電路，用于響應(yīng)訪問發(fā)起端發(fā)起的訪問請求對主存儲單元的進(jìn)行地址訪問，其特征在于，所述電路包括：備份存儲單元，用于作為所述主存儲單元中失效地址的后備存儲空間；自激勵(lì)產(chǎn)生測試單元，用于在待檢錯(cuò)芯片上電時(shí)自動(dòng)產(chǎn)生對所述主存儲單元的測試激勵(lì)，對所述主存儲單元進(jìn)行測試，所述激勵(lì)內(nèi)容為對所有地址線進(jìn)行一次寫操作，對每個(gè)地址都寫入一個(gè)不一樣的特定值，然后再對所有地址進(jìn)行一次讀操作，并產(chǎn)生相應(yīng)的數(shù)據(jù)結(jié)果；錯(cuò)誤地址判斷單元，用于根據(jù)所述數(shù)據(jù)結(jié)果判斷所述主存儲單元中的每個(gè)地址是否都可以進(jìn)行正確地讀寫，并當(dāng)發(fā)現(xiàn)地址讀寫錯(cuò)誤時(shí)確定所述地址為失效地址；失效地址映射存儲單元，用于存儲由所述錯(cuò)誤地址判斷單元確定的主存儲單元中的失效地址，以及存儲失效地址和備份存儲單元地址的映射關(guān)系；以及地址譯碼選擇單元，用于當(dāng)所述訪問發(fā)起端發(fā)起一存儲器訪問請求時(shí)判斷所述訪問發(fā)起端的訪問地址是否和失效地址映射存儲單元存儲的失效地址一致，并當(dāng)確定一致時(shí)從所述失效地址映射存儲單元中查詢得到失效地址和備份存儲單元地址的映射關(guān)系，從而把訪問指向所述備份存儲單元中對應(yīng)失效地址的備份存儲地址進(jìn)行訪問。

【技術(shù)特征摘要】
1.一種存儲器自動(dòng)檢錯(cuò)和容錯(cuò)電路，用于響應(yīng)訪問發(fā)起端發(fā)起的訪問請求
對主存儲單元的進(jìn)行地址訪問，其特征在于，所述電路包括：
備份存儲單元，用于作為所述主存儲單元中失效地址的后備存儲空間；
自激勵(lì)產(chǎn)生測試單元，用于在待檢錯(cuò)芯片上電時(shí)自動(dòng)產(chǎn)生對所述主存儲單
元的測試激勵(lì)，對所述主存儲單元進(jìn)行測試，所述激勵(lì)內(nèi)容為對所有地址線進(jìn)
行一次寫操作，對每個(gè)地址都寫入一個(gè)不一樣的特定值，然后再對所有地址進(jìn)
行一次讀操作，并產(chǎn)生相應(yīng)的數(shù)據(jù)結(jié)果；
錯(cuò)誤地址判斷單元，用于根據(jù)所述數(shù)據(jù)結(jié)果判斷所述主存儲單元中的每個(gè)
地址是否都可以進(jìn)行正確地讀寫，并當(dāng)發(fā)現(xiàn)地址讀寫錯(cuò)誤時(shí)確定所述地址為失
效地址；
失效地址映射存儲單元，用于存儲由所述錯(cuò)誤地址判斷單元確定的主存儲
單元中的失效地址，以及存儲失效地址和備份存儲單元地址的映射關(guān)系；以及
地址譯碼選擇單元，用于當(dāng)所述訪問發(fā)起端發(fā)起一存儲器訪問請求時(shí)判斷
所述訪問發(fā)起端的訪問地址是否和失效地址映射存儲單元存儲的失效地址一
致，并當(dāng)確定一致時(shí)從所述失效地址映射存儲單元中查詢得到失效地址和備份
存儲單元地址的映射關(guān)系，從而把訪問指向所述備份存儲單元中對應(yīng)失效地址
的備份存儲地址進(jìn)行訪問。
2.如權(quán)利要求1所述的存儲器自動(dòng)檢錯(cuò)和容錯(cuò)電路，其特征在于，所述失
效地址映射存儲單元包括備份地址分配控制模塊、失效地址列表、備份地址列
表以及已使用備份地址指針存儲器；當(dāng)所述錯(cuò)誤地址判斷單元將失效地址發(fā)送
至所述失效地址映射存儲單元中時(shí)，所述備份地址分配控制模塊在失效地址列
表中查詢是否所述失效地址已經(jīng)存在，并當(dāng)確定所述失效地址未存在失效地址
列表中時(shí)將存儲所述主存儲單元中失效的地址存儲到所述失效地址列表中，從
備份存儲單元地址中沒有使用的最低地址抽取一個(gè)作為主存儲單元中失效的地
址的備份地址，存入備份地址列表中。
3.如權(quán)利要求2所述的存儲器自動(dòng)檢錯(cuò)和容錯(cuò)電路，其特征在于，當(dāng)所述
備份地址分配控制模塊將確定的備份地址存入備份地址列表中時(shí)，還將已使用
備份地址指針存儲器中的指針值累加一，所述指針初始值為0，每次發(fā)現(xiàn)新的失

\t效地址后均累加一，直到指針值大于備份存儲單元的最大地址個(gè)數(shù)之后，所述
電路則不再能繼續(xù)...

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：廖裕民，
申請(專利權(quán))人：福州瑞芯微電子有限公司，
類型：發(fā)明
國別省市：福建;35