一種異或門電路及抗核輻射芯片制造技術

本發明專利技術提供了一種異或門電路及抗核輻射芯片，其中該異或門電路包括：第一閾值增強型反相器、第二閾值增強型反相器以及異或門本體，其中，第一閾值增強型反相器的輸入端與異或門本體的第一輸入端連接，第一閾值增強型反相器的輸出端與異或門本體的第二輸入端連接，第二閾值增強型反相器的輸入端與異或門本體的第三輸入端連接，第二閾值增強型反相器的輸出端與異或門本體的第四輸入端連接，能夠使異或門電路具有較強的抗核輻射能力。

【技術實現步驟摘要】
一種異或門電路及抗核輻射芯片
本專利技術涉及集成電路
，特別涉及一種異或門電路及抗核輻射芯片。
技術介紹
隨著我國綜合國力的增強，針對核事故/核戰爭的救援關鍵技術裝備已上升為國家戰略技術裝備儲備的重中之重。核事故/核戰爭救援裝備，從技術上而言，可以分為兩個關鍵層次:一是電子信息系統的抗核輻射芯片技術與抗核輻射加固技術，二是具備抗核技術的智能化的無人裝備如無人車/機器人/無人機/無人艇等。我國目前只在航天衛星領域采用了抗輻射芯片加固技術，因為外層空間的單粒子效應的影響，長期的照射會使電子系統的基本單元門電路損壞、閂鎖不翻轉，從而導致整個電子系統的失效。但是在航空、兵器尤其是核工程領域，我國抗核芯片的應用還是空白。隨著我國經濟實力的增強，核電站的增多，如何在發生戰術核戰爭、核電站事故、核工程災難等離子射線強烈的環境中，飛機、無人機還能飛，地面車輛還可正常行駛，這就使抗核技術的難題需要投入重大資金去攻克。縱觀世界的核事故救援歷史，如俄羅斯、日本等國的核事故，可以發現，他們目前并不具有抗核芯片加固的無人車、無人機等技術。抗輻射芯片設計技術目前只有少數核大國擁有。其中，異或門電路是抗輻射芯片中的常用元件，也是關鍵元件之一，因此對異或門電路進行加固，使其具有較強的抗核輻射能力是亟待解決的關鍵技術之一。
技術實現思路
本專利技術實施例的目的在于提供一種異或門電路及抗核輻射芯片，能夠使異或門電路具有較強的抗核輻射能力。為了達到上述目的，本專利技術的實施例提供了一種異或門電路，包括：第一閾值增強型反相器、第二閾值增強型反相器以及異或門本體，其中，第一閾值增強型反相器的輸入端與異或門本體的第一輸入端連接，第一閾值增強型反相器的輸出端與異或門本體的第二輸入端連接，第二閾值增強型反相器的輸入端與異或門本體的第三輸入端連接，第二閾值增強型反相器的輸出端與異或門本體的第四輸入端連接。其中，異或門本體包括：PMOS傳輸門、NMOS傳輸門以及異或門輸出端，其中，PMOS傳輸門的第一輸入端與第一閾值增強型反相器的輸出端連接，PMOS傳輸門的第二輸入端與第二閾值增強型反相器的輸入端連接，PMOS傳輸門的第三輸入端與第一閾值增強型反相器的輸入端連接，PMOS傳輸門的第四輸入端與第二閾值增強型反相器的輸出端連接，NMOS傳輸門的第一輸入端與第一閾值增強型反相器的輸出端連接，NMOS傳輸門的第二輸入端與第二閾值增強型反相器的輸出端連接，NMOS傳輸門的第三輸入端與第二閾值增強型反相器的輸入端連接，NMOS傳輸門的第四輸入端與第一閾值增強型反相器的輸入端連接，PMOS傳輸門的輸出端和NMOS傳輸門的輸出端均與異或門輸出端連接。其中，PMOS傳輸門包括：第一PMOS管、第二PMOS管、第三PMOS管以及第四PMOS管，其中，第一PMOS管的源極與第一電源連接，第一PMOS管的漏極與第二PMOS管的源極連接，第二PMOS管漏極與第三PMOS管的源極以及異或門輸出端連接，第三PMOS管的漏極與第四PMOS管的源極連接，第四PMOS管的漏極與第二電源連接，第一PMOS管的柵極與第一閾值增強型反相器的輸出端連接，第二PMOS管的柵極與第二閾值增強型反相器的輸入端連接，第三PMOS管的柵極與第一閾值增強型反相器的輸入端連接，第四PMOS管的柵極與第二閾值增強型反相器的輸出端連接。其中，NMOS傳輸門包括：第一NMOS管、第二NMOS管、第三NMOS管以及第四NMOS管，其中，第一NMOS管的源極與第三電源連接，第一NMOS管的漏極與第二NMOS管的源極連接，第二NMOS管的漏極與第三NMOS管的源極以及異或門輸出端連接，第三NMOS管的漏極與第四NMOS管的源極連接，第四NMOS管的漏極與第四電源連接，第一NMOS管的柵極與第一閾值增強型反相器的輸出端連接，第二NMOS管的柵極與第二閾值增強型反相器的輸出端連接，第三NMOS管的柵極與第二閾值增強型反相器的輸入端連接，第四NMOS管的柵極與第一閾值增強型反相器的輸入端連接。其中，第一閾值增強型反相器為一加固反相器。其中，第二閾值增強型反相器為一加固反相器。本專利技術的實施例還提供了一種抗核輻射芯片，包括上述的異或門電路。本專利技術的上述方案的有益效果如下：在本專利技術的實施例中，由于異或門電路的第一閾值增強型反相器與第二閾值增強型反相器均為閾值增強型反相器，使得在核輻射環境下，當信號經過第一閾值增強型反相器與第二閾值增強型反相器時，不會出現閾值電壓的衰減情況，確保異或門電路的邏輯功能正常，達到使異或門電路具有較強的抗核輻射能力的效果。附圖說明圖1為本專利技術實施例中異或門電路的結構示意圖之一；圖2為本專利技術實施例中異或門電路的結構示意圖之二；圖3為本專利技術實施例中加固反相器的結構示意圖。附圖標記說明：1、第一閾值增強型反相器；2、第二閾值增強型反相器；3、異或門本體；4、PMOS傳輸門；5、NMOS傳輸門；6、異或門輸出端；7、第一PMOS管；8、第二PMOS管；9、第三PMOS管；10、第四PMOS管；11、第一NMOS管；12、第二NMOS管；13、第三NMOS管；14、第四NMOS管。具體實施方式下面將參照附圖更詳細地描述本公開的示例性實施例。雖然附圖中顯示了本公開的示例性實施例，然而應當理解，可以以各種形式實現本公開而不應被這里闡述的實施例所限制。相反，提供這些實施例是為了能夠更透徹地理解本公開，并且能夠將本公開的范圍完整的傳達給本領域的技術人員。如圖1至圖2所示，本專利技術的具體實施例提供了一種異或門電路，包括：第一閾值增強型反相器1、第二閾值增強型反相器2以及異或門本體3。其中，第一閾值增強型反相器1的輸入端與異或門本體3的第一輸入端連接，第一閾值增強型反相器1的輸出端與異或門本體3的第二輸入端連接，第二閾值增強型反相器2的輸入端與異或門本體3的第三輸入端連接，第二閾值增強型反相器2的輸出端與異或門本體3的第四輸入端連接。其中，在本專利技術的具體實施例中，上述第一閾值增強型反相器1可以為一加固反相器，類似的，上述第二閾值增強型反相器2也可以為一加固反相器。具體的，在本專利技術的具體實施例中，上述加固反相器由串聯的第一加固反相器與第二加固反相器組成，使得當在核輻射環境下，當信號經過第一閾值增強型反相器1與第二閾值增強型反相器2（相當于經過多級加固反相器）時，不會出現閾值電壓的衰減情況，增強了異或門電路的魯棒性，確保異或門電路的邏輯功能正常。需要說明的是，上述第一加固反相器與第二加固反相器的結構如圖3所示，第一加固反相器inv1由PMOS管p1、NMOS管n1、PMOS管p2和NMOS管n2構成，PMOS管p1、NMOS管n1、PMOS管p2和NMOS管n2的柵極與輸入信號clkin（即相當于第一閾值增強型反相器1或第二閾值增強型反相器2的輸入信號）連接，p1、p2的源極接一電源Vdd，n2的源極接一電源Vss，p2、n2的漏極相連交于sp2，n1的源極與sp2連接，P1、n1的漏極相連交于sp1，sp1作為第一加固反相器inv1的輸出。第二加固反相器inv2由PMOS管p3、NMOS管n3、PMOS管p4和NMOS管n4構成，p3、n3、p4和n4的柵極與第一加固反相器inv1的輸出sp1連接，p3、p4的源極接一電源Vdd本文檔來自技高網...

【技術保護點】
一種異或門電路，其特征在于，包括：第一閾值增強型反相器（1）、第二閾值增強型反相器（2）以及異或門本體（3），其中，所述第一閾值增強型反相器（1）的輸入端與所述異或門本體（3）的第一輸入端連接，所述第一閾值增強型反相器（1）的輸出端與所述異或門本體（3）的第二輸入端連接，所述第二閾值增強型反相器（2）的輸入端與所述異或門本體（3）的第三輸入端連接，所述第二閾值增強型反相器（2）的輸出端與所述異或門本體（3）的第四輸入端連接。

【技術特征摘要】
1.一種異或門電路，其特征在于，包括：第一閾值增強型反相器（1）、第二閾值增強型反相器（2）以及異或門本體（3），其中，所述第一閾值增強型反相器（1）的輸入端與所述異或門本體（3）的第一輸入端連接，所述第一閾值增強型反相器（1）的輸出端與所述異或門本體（3）的第二輸入端連接，所述第二閾值增強型反相器（2）的輸入端與所述異或門本體（3）的第三輸入端連接，所述第二閾值增強型反相器（2）的輸出端與所述異或門本體（3）的第四輸入端連接。2.根據權利要求1所述的異或門電路，其特征在于，所述異或門本體（3）包括：PMOS傳輸門（4）、NMOS傳輸門（5）以及異或門輸出端（6），其中，所述PMOS傳輸門（4）的第一輸入端與所述第一閾值增強型反相器（1）的輸出端連接，所述PMOS傳輸門（4）的第二輸入端與所述第二閾值增強型反相器（2）的輸入端連接，所述PMOS傳輸門（4）的第三輸入端與所述第一閾值增強型反相器（1）的輸入端連接，所述PMOS傳輸門（4）的第四輸入端與所述第二閾值增強型反相器（2）的輸出端連接，所述NMOS傳輸門（5）的第一輸入端與所述第一閾值增強型反相器（1）的輸出端連接，所述NMOS傳輸門（5）的第二輸入端與所述第二閾值增強型反相器（2）的輸出端連接，所述NMOS傳輸門（5）的第三輸入端與所述第二閾值增強型反相器（2）的輸入端連接，所述NMOS傳輸門（5）的第四輸入端與所述第一閾值增強型反相器（1）的輸入端連接，所述PMOS傳輸門（4）的輸出端和所述NMOS傳輸門（5）的輸出端均與所述異或門輸出端（6）連接。3.根據權利要求2所述的異或門電路，其特征在于，所述PMOS傳輸門（4）包括：第一PMOS管（7）、第二PMOS管（8）、第三PMOS管（9）以及第四PMOS管（10），其中，所述第一PMOS管（7）的源極與第一電源連接，所述第一PMOS管（7）的漏極與所述第二PMOS管（8）的源極連...

【專利技術屬性】
技術研發人員：胡封林，李劍川，羅恒，張圣君，劉森，
申請(專利權)人：長沙中部芯空微電子研究所有限公司，
類型：發明
國別省市：湖南,43