一種電容耦合電路制造技術

本實用新型專利技術提供一種電容耦合電路,其中所述兩個電容的前端分別連接輸入端，且兩個電容的后端分別連接輸出端；其中所述兩個電容的輸出端通過串聯的兩個電阻連接；其特征在于，所述兩個電阻都是一個poly電阻串聯一個工作在線性區的PMOS管組成。上述方案中提出了一種電容耦合電路，其中電阻，采用了線性區的PMOS管組成部分電阻，傳輸共模電壓VCM的電壓值大于PMOS管的閾值電壓值，這樣的PMOS管的電阻值遠大于相同尺寸的NMOS管，且PMOS管的面積和噪聲都遠小于poly電阻，但poly電阻阻值更穩定。因此，兩個電阻都是poly電阻和工作在線性區的PMOS管組合構成。采用這種組合結構可以得到更優的電容耦合電路。

A capacitive coupling circuit

The utility model provides a capacitance coupling circuit, wherein the front end of the two capacitors are respectively connected to the input end and the two end are respectively connected with the output end of the capacitor; the output of the two capacitor end through two resistors connected in series; which is characterized in that the two resistance is a poly resistor in series with a work in the linear region of the PMOS tube. The scheme presents a capacitance coupling circuit, the resistor, using the linear region of the PMOS tube part resistor, voltage transfer mode voltage VCM value greater than the threshold voltage of PMOS transistor resistance value, such PMOS tube is greater than the same size of the NMOS tube and PMOS tube area and noise are far the resistance is less than poly, but the poly resistance is more stable. Therefore, the two resistors are both the poly resistance and the combination of the PMOS tubes working in the linear region. A better capacitive coupling circuit can be obtained by using this composite structure.

【技術實現步驟摘要】
一種電容耦合電路
本技術涉及電路
，尤其涉及一種電容耦合電路。
技術介紹
電容耦合，顧名思義是指將電容相互耦合形成的電路，其作用是將前級信號盡可能無損耗地加到后級電路中，同時濾除不需要的信號。耦合電容能將交流信號從前級耦合到后級的同時隔開前級電路中的直流成分，這是因為電容具有隔直通交的特性。現有的電容耦合電路如圖1所示的，兩個并排的電容C1、C2的前端分別連接輸入端Vin和Vip，兩個電容的后端分別連接輸出端Von和Vop；且兩個電容的后端通過兩個串聯電阻R1、R2相接，且兩個電阻R1、R2之間連接共模電壓VCM。在實際使用中，當前后電路的共模電壓不一致時，為了較好的隔離前級直流電平失配對后級電路的影響，一般都需要耦合電路，且電路的電阻值、電容值很大。很大的電容值會需要很大的驅動電流，因此一般采用適中大小的電容，同時采用大阻值的電阻。在現有技術中電阻R1和R2通常采用poly電阻，但是poly電阻會產生較大的噪聲，并且會占用很大的電路版圖面積。
技術實現思路
針對現有技術中存在的電容耦合電路存在的問題，本技術實施例提出了一種設計更為合理的電容耦合電路。這種電容耦合電路，電容的連接方式相同，其變動在于兩個串聯的電阻R1、R2，這兩個電阻不再是單純的poly電阻，而是工作在線性區的PMOS管和poly電阻的組合構成。其中，所述兩個電阻R1、R2都是一個poly電阻串聯一個PMOS管電阻，兩個電阻之間為PMOS管來共同連接共模電壓VCM。該共模電壓的電壓值應大于PMOS管的閾值電壓值，一般為電源電壓值的50％±10％，即：VCM＝VDD×(0.5±0.1)其中VCM為共模電壓，VDD為電源電壓。其中，所述PMOS管電阻為N溝道MOS管。其中，所述兩個電阻R1、R2，不再是單純的poly電阻，而都是工作在線性區的PMOS管和poly電阻的組合構成。本技術的上述技術方案的有益效果如下：上述方案中提出了一種電容耦合電路，電容采用適中的值，減小耗電電流；大電阻采用工作在線性區的PMOS管和poly電阻的組合構成，這樣的PMOS管的電阻值遠大于相同尺寸的NMOS管和poly電阻，且PMOS管面積和噪聲都遠小于同阻值的poly電阻。采用這種組合結構可以得到更優的電容耦合電路。另外，本技術還可以用于數字電視芯片和系統。附圖說明圖1為現有的電容耦合電路的電路示意圖；圖2為本技術實施例的電容耦合電路的電路示意圖。具體實施方式為使本技術要解決的技術問題、技術方案和優點更加清楚，下面將結合附圖及具體實施例進行詳細描述。本技術實施例提出了一種如圖2所示的電容耦合電路，包括并排的兩個電容C1和C2,其中所述兩個電容C1和C2的前端分別連接輸入端Vin和Vip，且兩個電容C1、C2的后端分別連接輸出端Von和Vop；其中所述兩個電容C1、C2的輸出端通過兩個串聯的電阻R1、R2電連接；其中，所述兩個電阻R1、R2都為工作在線性區的PMOS管和poly電阻組合構成。如圖2所示的，所述兩個電阻的PMOS管共同連接共模電壓VCM。如圖2所示的，所述PMOS管電阻的襯底接電源電壓VDD，柵極接地電壓VSS。其中，所述共模電壓VCM的電壓值大于PMOS管的閾值電壓值，一般為電源電壓值的50％±10％。如圖2所示的，所述PMOS管電阻為N溝道MOS管。經仿真發現，傳輸共模電壓VCM(電壓值通常在1/2電源電壓VDD附近)，PMOS管的電阻值遠大于相同尺寸的NMOS管；而且PMOS管電阻不需要額外的電壓，只需要已有的電源VDD做襯底電壓、地VSS做柵電壓即可。對單純poly電阻和單純的PMOS電阻進行了各個coner(工藝角)后仿真對比，總的來說：poly電阻面積很大、噪聲稍大，但阻值穩定些；工作在亞閾值區的PMOS管電阻面積很小、噪聲稍小，但阻值隨coner的變化幅度較大。在同樣版圖面積下，把PMOS電阻和poly電阻進行組合使用，可以得到更大的阻值，更小的噪聲，而且各個coner的帶寬(1/2∏RC)更加穩定，因此采用這種組合結構可以得到更優的電容耦合電路。以上所述是本技術的優選實施方式，應當指出，對于本
的普通技術人員來說，在不脫離本技術所述原理的前提下，還可以作出若干改進和潤飾，這些改進和潤飾也應視為本技術的保護范圍。本文檔來自技高網...

【技術保護點】
一種電容耦合電路，包括兩個隔直電容,其中所述兩個電容的前端分別連接輸入端，且兩個電容的后端分別連接輸出端；其中所述兩個電容的輸出端通過串聯的兩個電阻電連接；其特征在于，所述兩個電阻都為工作在線性區的PMOS管和poly電阻的組合。

【技術特征摘要】
1.一種電容耦合電路，包括兩個隔直電容,其中所述兩個電容的前端分別連接輸入端，且兩個電容的后端分別連接輸出端；其中所述兩個電容的輸出端通過串聯的兩個電阻電連接；其特征在于，所述兩個電阻都為工作在線性區的PMOS管和poly電阻的組合。2.根據權利要求1所述的電容耦合電路，其特征在于，所述兩個電阻都是一個poly電阻串聯一個PMOS管電阻，兩個電阻之間為PMOS管來共同連接...

【專利技術屬性】
技術研發人員：王亞杰，于宗光，
申請(專利權)人：北京海爾集成電路設計有限公司，
類型：新型
國別省市：北京,11