一種基于OTP存儲(chǔ)器的低成本高速M(fèi)CU芯片制造技術(shù)

本實(shí)用新型專利技術(shù)公開了一種基于OTP存儲(chǔ)器的低成本高速M(fèi)CU芯片，包括時(shí)鐘模塊（CLOCK）、復(fù)位模塊（RESET）、MCU內(nèi)核（MCU_CORE）、芯片選項(xiàng)控制單元（OPTION）、OTP存儲(chǔ)器（OTP）、程序存儲(chǔ)器接口控制模塊（PMEM_INTF）、加速存儲(chǔ)器（AC_SRAM）、加載控制模塊（LD_CTRL）、普通數(shù)據(jù)存儲(chǔ)器（SRAM）、數(shù)據(jù)存儲(chǔ)器接口控制模塊（DMEM_INTF）。本實(shí)用新型專利技術(shù)通過(guò)使用將需要快速執(zhí)行的指令碼從OTP存儲(chǔ)器中一次性地保存至加速存儲(chǔ)器，可以使MCU芯片能夠以超越OTP存儲(chǔ)器的訪問(wèn)速度上限的速率，從加速存儲(chǔ)器中讀回指令碼并且執(zhí)行相應(yīng)的指令操作，在幾乎不影響MCU芯片生產(chǎn)成本的前提下，使MCU芯片能夠適用于對(duì)處理速度要求更高的使用場(chǎng)合，大大提高M(jìn)CU芯片的市場(chǎng)競(jìng)爭(zhēng)力。

【技術(shù)實(shí)現(xiàn)步驟摘要】
一種基于OTP存儲(chǔ)器的低成本高速M(fèi)CU芯片
本技術(shù)涉及一種MCU芯片，具體是一種基于OTP存儲(chǔ)器的低成本高速M(fèi)CU芯片。
技術(shù)介紹
MCU芯片的運(yùn)行速度與芯片生產(chǎn)制造時(shí)所采用的集成電路生產(chǎn)制程是相關(guān)的，當(dāng)采用更高級(jí)的集成電路生產(chǎn)制程時(shí)，芯片的運(yùn)行速度就能夠明顯地提高，但是需要付出更高的制造成本。當(dāng)集成電路生產(chǎn)制程是一定的時(shí)候，我們會(huì)發(fā)現(xiàn)，在低成本的OTP型MCU芯片中，MCU芯片的運(yùn)行速率瓶頸總是在OTP存儲(chǔ)器的訪問(wèn)速度上。
技術(shù)實(shí)現(xiàn)思路
本技術(shù)的目的在于提供一種基于OTP存儲(chǔ)器的低成本高速M(fèi)CU芯片，以解決上述
技術(shù)介紹
中提出的問(wèn)題。為實(shí)現(xiàn)上述目的，本技術(shù)提供如下技術(shù)方案：一種基于OTP存儲(chǔ)器的低成本高速M(fèi)CU芯片，包括時(shí)鐘模塊（CLOCK）、復(fù)位模塊（RESET）、MCU內(nèi)核（MCU_CORE）、芯片選項(xiàng)控制單元（OPTION）、OTP存儲(chǔ)器（OTP）、程序存儲(chǔ)器接口控制模塊（PMEM_INTF）、加速存儲(chǔ)器（AC_SRAM）、加載控制模塊（LD_CTRL）、普通數(shù)據(jù)存儲(chǔ)器（SRAM）、數(shù)據(jù)存儲(chǔ)器接口控制模塊（DMEM_INTF），所述MCU內(nèi)核（MCU_CORE）分別連接程序存儲(chǔ)器接口控制模塊（PMEM_INTF）、數(shù)據(jù)存儲(chǔ)器接口控制模塊（DMEM_INTF）和時(shí)鐘模塊（CLOCK），數(shù)據(jù)存儲(chǔ)器接口控制模塊（DMEM_INTF）還分別連接普通數(shù)據(jù)存儲(chǔ)器（SRAM）和加速存儲(chǔ)器（AC_SRAM），加速存儲(chǔ)器（AC_SRAM）還分別連接程序存儲(chǔ)器接口控制模塊（PMEM_INTF）和加載控制模塊（LD_CTRL），程序存儲(chǔ)器接口控制模塊（PMEM_INTF）還連接OTP存儲(chǔ)器（OTP），OTP存儲(chǔ)器（OTP）還連接加載控制模塊（LD_CTRL），加載控制模塊（LD_CTRL）還連接芯片選項(xiàng)控制單元（OPTION）。作為本技術(shù)再進(jìn)一步的方案：所述MCU內(nèi)核（MCU_CORE）還連接復(fù)位模塊（RESET）。與現(xiàn)有技術(shù)相比，本技術(shù)的有益效果是：本技術(shù)通過(guò)使用將需要快速執(zhí)行的指令碼從OTP存儲(chǔ)器中一次性地保存至加速存儲(chǔ)器，可以使MCU芯片能夠以超越OTP存儲(chǔ)器的訪問(wèn)速度上限的速率，從加速存儲(chǔ)器中讀回指令碼并且執(zhí)行相應(yīng)的指令操作，從而可以在幾乎不影響MCU芯片生產(chǎn)成本的前提下，使MCU芯片能夠適用于對(duì)處理速度要求更高的使用場(chǎng)合，大大提高M(jìn)CU芯片的市場(chǎng)競(jìng)爭(zhēng)力。附圖說(shuō)明圖1為基于OTP存儲(chǔ)器的低成本高速M(fèi)CU芯片的電氣原理圖。具體實(shí)施方式下面將結(jié)合本技術(shù)實(shí)施例中的附圖，對(duì)本技術(shù)實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本技術(shù)一部分實(shí)施例，而不是全部的實(shí)施例。基于本技術(shù)中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒(méi)有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本技術(shù)保護(hù)的范圍。請(qǐng)參閱圖1，本技術(shù)實(shí)施例中，一種基于OTP存儲(chǔ)器的低成本高速M(fèi)CU芯片，將需要快速執(zhí)行的指令碼從OTP存儲(chǔ)器（OTP）中一次性地保存至加速存儲(chǔ)器（AC_SRAM），使MCU芯片能夠以超越OTP存儲(chǔ)器的訪問(wèn)速度上限的速率，加速存儲(chǔ)器中讀回指令碼并且執(zhí)行相應(yīng)的指令操作本技術(shù)基于OTP存儲(chǔ)器的低成本高速M(fèi)CU芯片包括時(shí)鐘模塊（CLOCK）、復(fù)位模塊（RESET）、MCU內(nèi)核（MCU_CORE）、芯片選項(xiàng)控制單元（OPTION）、OTP存儲(chǔ)器（OTP）、程序存儲(chǔ)器接口控制模塊（PMEM_INTF）、加速存儲(chǔ)器（AC_SRAM）、加載控制模塊（LD_CTRL）、普通數(shù)據(jù)存儲(chǔ)器（SRAM）、數(shù)據(jù)存儲(chǔ)器接口控制模塊（DMEM_INTF），所述MCU內(nèi)核（MCU_CORE）分別連接程序存儲(chǔ)器接口控制模塊（PMEM_INTF）、數(shù)據(jù)存儲(chǔ)器接口控制模塊（DMEM_INTF）和時(shí)鐘模塊（CLOCK），數(shù)據(jù)存儲(chǔ)器接口控制模塊（DMEM_INTF）還分別連接普通數(shù)據(jù)存儲(chǔ)器（SRAM）和加速存儲(chǔ)器（AC_SRAM），加速存儲(chǔ)器（AC_SRAM）還分別連接程序存儲(chǔ)器接口控制模塊（PMEM_INTF）和加載控制模塊（LD_CTRL），程序存儲(chǔ)器接口控制模塊（PMEM_INTF）還連接OTP存儲(chǔ)器（OTP），OTP存儲(chǔ)器（OTP）還連接加載控制模塊（LD_CTRL），加載控制模塊（LD_CTRL）還連接芯片選項(xiàng)控制單元（OPTION）。所述MCU內(nèi)核（MCU_CORE）還連接復(fù)位模塊（RESET）。本技術(shù)的工作原理是：芯片選項(xiàng)控制單元（OPTION）本質(zhì)上為一組非易失性存儲(chǔ)器，工作模式的配置需要在芯片應(yīng)用到場(chǎng)景之前，由用戶將配置控制信息燒寫至這組非易失性存儲(chǔ)器內(nèi)部。MCU芯片在場(chǎng)應(yīng)用時(shí)，當(dāng)芯片上電復(fù)位之后，芯片選項(xiàng)控制單元（OPTION）會(huì)從其內(nèi)的非易失性存儲(chǔ)器中加載出芯片的所有配置控制信息，用于控制芯片相關(guān)工作模式。MCU芯片有2種工作模式，通過(guò)芯片內(nèi)部的芯片選項(xiàng)控制單元（OPTION）來(lái)選擇。當(dāng)用戶以普通模式使用MCU芯片的時(shí)候，芯片選項(xiàng)控制單元（OPTION）輸出的加速模式使能信號(hào)（ac_en）為低電平狀態(tài)，加載控制模塊（LD_CTRL）在檢測(cè)到加速模式使能信號(hào)（ac_en）為低電平狀態(tài)后，將不會(huì)啟動(dòng)從OTP存儲(chǔ)器中的加速指令碼段加載至加速存儲(chǔ)器（AC_SRAM）的過(guò)程。加速存儲(chǔ)器（AC_SRAM）與MCU芯片內(nèi)的普通數(shù)據(jù)存儲(chǔ)器（SRAM）一起被用作MCU芯片內(nèi)的數(shù)據(jù)存儲(chǔ)器使用，滿足用戶應(yīng)用的數(shù)據(jù)存儲(chǔ)需求。數(shù)據(jù)存儲(chǔ)器接口控制模塊（DMEM_INTF）負(fù)責(zé)對(duì)MCU的數(shù)據(jù)存儲(chǔ)訪問(wèn)進(jìn)行譯碼，將MCU的數(shù)據(jù)請(qǐng)求地址對(duì)應(yīng)地映射到加速存儲(chǔ)器（AC_SRAM）或MCU芯片內(nèi)的普通數(shù)據(jù)存儲(chǔ)器（SRAM）上，并將對(duì)應(yīng)的數(shù)據(jù)返回至MCU內(nèi)核（MCU_CORE）。當(dāng)用戶以加速模式使用MCU芯片的時(shí)候，當(dāng)芯片上電復(fù)位之后，芯片選項(xiàng)控制單元（OPTION）輸出的加速模式使能信號(hào)（ac_en）為高電平狀態(tài)，加載控制模塊（LD_CTRL）在檢測(cè)到加速模式使能信號(hào)（ac_en）為高電平狀態(tài)后，將啟動(dòng)從OTP存儲(chǔ)器中的加速指令碼段加載至加速存儲(chǔ)器（AC_SRAM）的過(guò)程。OTP存儲(chǔ)器中特定的區(qū)域?qū)⑿枰焖龠\(yùn)行的程序指令碼逐一讀出，并且存儲(chǔ)至加速存儲(chǔ)器（AC_SRAM）中。當(dāng)加載過(guò)程完成后，復(fù)位模塊（RESET）將釋放MCU內(nèi)核復(fù)位信號(hào)，MCU芯片開始執(zhí)行用戶指令。同時(shí)，復(fù)位模塊（RESET）將持續(xù)使加載控制模塊（LD_CTRL）處于復(fù)位狀態(tài)，以節(jié)省功耗。在加速模式下，用戶程序所對(duì)應(yīng)的指令碼分兩種部分：一部分是常規(guī)運(yùn)行指令碼；另一部分是快速運(yùn)行指令碼。快速運(yùn)行指令碼保存于OTP存儲(chǔ)器中的特定區(qū)域。通過(guò)此前所述的過(guò)程，快速運(yùn)行指令碼已經(jīng)被完整地保存至加速存儲(chǔ)器（AC_SRAM）中。程序存儲(chǔ)器接口控制模塊（PMEM_INTF）負(fù)責(zé)對(duì)MCU的程序存儲(chǔ)訪問(wèn)進(jìn)行譯碼，將MCU的指令請(qǐng)求地址對(duì)應(yīng)地映射到加速存儲(chǔ)器（AC_SRAM）或MCU芯片內(nèi)的OTP存儲(chǔ)器上，并將對(duì)應(yīng)的指令返回至MCU內(nèi)核（MCU_CORE）。MCU芯片工作時(shí)，當(dāng)需要執(zhí)行常規(guī)指令碼時(shí)，MCU內(nèi)核通過(guò)程序存儲(chǔ)器接口控制模塊（PMEM_INTF），以常規(guī)運(yùn)行速率從OTP存儲(chǔ)器中讀回指令碼，然后在MCU內(nèi)核中對(duì)讀回的指令碼進(jìn)行譯碼，和執(zhí)行相應(yīng)的指令操作。當(dāng)需要執(zhí)行快速指本文檔來(lái)自技高網(wǎng)...

【技術(shù)保護(hù)點(diǎn)】
一種基于OTP存儲(chǔ)器的低成本高速M(fèi)CU芯片，其特征在于，包括時(shí)鐘模塊（CLOCK）、復(fù)位模塊（RESET）、MCU內(nèi)核（MCU_CORE）、芯片選項(xiàng)控制單元（OPTION）、OTP存儲(chǔ)器（OTP）、程序存儲(chǔ)器接口控制模塊（PMEM_INTF）、加速存儲(chǔ)器（AC_SRAM）、加載控制模塊（LD_CTRL）、普通數(shù)據(jù)存儲(chǔ)器（SRAM）、數(shù)據(jù)存儲(chǔ)器接口控制模塊（DMEM_INTF），所述MCU內(nèi)核（MCU_CORE）分別連接程序存儲(chǔ)器接口控制模塊（PMEM_INTF）、數(shù)據(jù)存儲(chǔ)器接口控制模塊（DMEM_INTF）和時(shí)鐘模塊（CLOCK），數(shù)據(jù)存儲(chǔ)器接口控制模塊（DMEM_INTF）還分別連接普通數(shù)據(jù)存儲(chǔ)器（SRAM）和加速存儲(chǔ)器（AC_SRAM），加速存儲(chǔ)器（AC_SRAM）還分別連接程序存儲(chǔ)器接口控制模塊（PMEM_INTF）和加載控制模塊（LD_CTRL），程序存儲(chǔ)器接口控制模塊（PMEM_INTF）還連接OTP存儲(chǔ)器（OTP），OTP存儲(chǔ)器（OTP）還連接加載控制模塊（LD_CTRL），加載控制模塊（LD_CTRL）還連接芯片選項(xiàng)控制單元（OPTION）。

【技術(shù)特征摘要】
1.一種基于OTP存儲(chǔ)器的低成本高速M(fèi)CU芯片，其特征在于，包括時(shí)鐘模塊（CLOCK）、復(fù)位模塊（RESET）、MCU內(nèi)核（MCU_CORE）、芯片選項(xiàng)控制單元（OPTION）、OTP存儲(chǔ)器（OTP）、程序存儲(chǔ)器接口控制模塊（PMEM_INTF）、加速存儲(chǔ)器（AC_SRAM）、加載控制模塊（LD_CTRL）、普通數(shù)據(jù)存儲(chǔ)器（SRAM）、數(shù)據(jù)存儲(chǔ)器接口控制模塊（DMEM_INTF），所述MCU內(nèi)核（MCU_CORE）分別連接程序存儲(chǔ)器接口控制模塊（PMEM_INTF）、數(shù)據(jù)存儲(chǔ)器接口控制模塊（DMEM_INTF）和時(shí)鐘模塊（CLOCK），數(shù)據(jù)存儲(chǔ)器接口...

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：萬(wàn)上宏，葉媲舟，涂柏生，
申請(qǐng)(專利權(quán))人：深圳市博巨興實(shí)業(yè)發(fā)展有限公司，
類型：新型
國(guó)別省市：廣東,44