信號發送電路制造技術

本發明專利技術的信號發送電路中，重定時單元連接入侵線路以輸出前一時刻信號及當前時刻信號，并通過邏輯電路輸出與前一時刻信號及當前時刻信號相關的控制信號至串擾補償電路，且所述串擾補償電路接收受害線路的信號，以結合受害、入侵信號線的輸入動態地對應不同傳輸模式來延遲。

【技術實現步驟摘要】
信號發送電路
本專利技術應用于電路設計
，尤其是涉及信號發送電路。
技術介紹
封裝、電路板、各種插件、或者接口上面的高速信號線間會發生串擾(crosstalk)而影響信號傳播延遲，為了補償串擾，在芯片電路中對應的信號電路中會接入串擾補償電路，但是，已有的發送端串擾補償電路在設計前一般需要預先判斷出入侵信號線(aggressor)和受害信號線(victim)間的傳輸模式是奇模式(oddmode)(即傳輸信號相位相反)還是偶模式(evenmode)(即傳輸信號相位相同)，然后根據判斷結果再來實施串擾補償方案，加入對應的延遲(delay)和模式判斷邏輯匹配；如此這樣整體上電路都較為復雜，最終會帶來較大的信號傳輸延遲或者額外較多的功耗。
技術實現思路
鑒于以上所述現有技術的缺點，本專利技術的目的在于提供信號發送電路，通過串擾補償電路來結合入侵信號線和受害信號線的輸入動態地對應不同傳輸模式提供延遲，結構簡單，解決現有技術中需要根據傳輸模式來設計串擾補償電路而導致其結構復雜的問題。為實現上述目的及其他相關目的，本專利技術提供一種信號發送電路，包括：受害信號線及至少一條入侵信號線；重定時單元，其輸入端連接接收所述入侵信號線的信號輸入，所述重定時單元具有第一輸出端及第二輸出端，所述第一輸出端輸出所述入侵信號線的當前時刻信號，所述第二輸出端輸出所述入侵信號線的前一時刻信號；直通或反相子單元，其具有接收所述當前時刻信號的第一輸入端、接收所述前一時刻信號的第二輸入端、及至少一個第一邏輯信號輸出端和第二邏輯類型輸出端，其中，所述第一邏輯信號輸出端輸出所述當前時刻信號及前一時刻信號中的一者，所述第二邏輯類型輸出端輸出所述當前時刻信號及前一時刻信號中的另一者的反相信號；至少一串擾補償電路，其輸入端接收所述受害信號線的信號輸入，所述串擾補償電路包括：輸入部分、第一部分、及第二部分；其中，所述輸入部分，包括：第一類型的一第一場效應管和第二類型的一第二場效應管，兩者柵極相連形成輸入端而供連接所述受害信號線，兩者的漏極相連并連接至所述串擾補償電路的輸出端；其中，所述第一類型和第二類型分別為P型和N型中的一者及另一者；所述第一部分包括：并聯的至少兩條第一支路，每條第一支路包含至少一個第一類型的第三場效應管，各第一支路中的所述第三場效應管的源極連接至一第一公共端，所述第一公共端連接至電源端，各第一支路中的所述第三場效應管漏極連接至一第二公共端，所述二公共端連接至第一場效應管的源極；所述第二部分包括：并聯的多條第二支路，每條第二支路包含至少一個第二類型的第四場效應管，各第二支路中的所述第四場效應管源極連接至一第三公共端，所述第三公共端連接至接地端；各第二支路中的所述第四場效應管的漏極連接至一第四公共端，所述第四公共端連接所述第二場效應管的源極；其中，至少部分所述第三場效應管及第四場效應管的柵極連接所述第一邏輯信號輸出端，且其余部分的所述第三場效應管及第四場效應管的柵極連接所述第二邏輯類型輸出端。于本專利技術的一實施例中，各所述第一支路與第二支路一一對應，位于對應的第一支路和第二支路中的至少一第三場效應管與至少一第四場效應管間數量及連接結構相同；在所述第一部分及第二部分中，相同數量的至少部分所述第三場效應管及第四場效應管的柵極連接所述第一邏輯信號輸出端，且其余部分的所述第三場效應管及第四場效應管的柵極連接所述第二邏輯類型輸出端。于本專利技術的一實施例中，所述重定時單元包括：串聯的兩個D觸發器，其中，前級的第一級D觸發器輸入端接收所述入侵信號線的信號輸入，其輸出端輸出所述當前時刻信號，后級的第二級D觸發器的輸出端輸出所述前一時刻信號。于本專利技術的一實施例中，部分第一支路中包含至少兩個串聯的第三場效應管；所述至少兩個串聯的第三場效應管的其中一個的柵極連接所述第一邏輯信號輸出端，其中另一個的柵極連接所述第二邏輯類型輸出端。于本專利技術的一實施例中，所述串擾補償電路還包括：至少一條第三支路，所述第三支路中具有至少一對延時元件，分別為第一延時元件及第二延時元件，其中，第一延時元件的一端連接所述第一公共端，所述第一延時元件的另一端連接所述第二延時元件的一端，所述第二延時元件的另一端連接所述及第四公共端；至少一對第一類型場效應管和第二類型場效應管，所述第一類型場效應管和第二類型場效應管的漏極相連并連接至所述串擾補償電路的輸出端，所述第一類型場效應管和第二類型場效應管的源極連接至所述第一延時元件和第二延時元件之間的連接點；所述第一類型場效應管和第二類型場效應管能同時導通或截止。于本專利技術的一實施例中，所述第一延時元件及第二延時元件為電容或場效應管。于本專利技術的一實施例中，所述第一類型為P型，所述第二類型為N型，或者所述第一類型為N型且所述第二類型為P型。于本專利技術的一實施例中，所述受害信號線與所述串擾補償電路的輸入端間連接有延時部件。于本專利技術的一實施例中，所述受害信號線連接有兩級串聯的所述串擾補償電路；所述入侵信號線有至少兩條，分別位于所述受害信號線兩側，其中一入侵信號線經其所連接的所述重定時單元及直通或反相單元而連接至其中一級所述串擾補償電路，另一入侵信號線經其所連接的所述重定時單元及直通或反相單元而連接至另一級所述串擾補償電路。為實現上述目的及其他相關目的，本專利技術提供一種信號發送電路，包括：受害信號線及至少一條入侵信號線；重定時單元，其輸入端連接接收所述入侵信號線的信號輸入，所述重定時單元具有第一輸出端及第二輸出端，所述第一輸出端輸出所述入侵信號線的當前時刻信號，所述第二輸出端輸出所述入侵信號線的前一時刻信號；沿信號產生單元，其具有接收所述當前時刻信號的第一輸入端、接收所述前一時刻信號的第二輸入端、及至少一個第一邏輯信號輸出端和第二邏輯類型輸出端，以根據所述入侵信號線的當前時刻信號及前一時刻信號獲取入侵信號線出現的上升沿信號及下降沿信號，其中，所述第一邏輯信號輸出端用于輸出所述上升沿信號或其反相信號對應的表示值，所述第二邏輯類型輸出端用于輸出所述下降沿信號或其反相信號對應的表示值；至少一串擾補償電路，其輸入端接收所述受害信號線的信號輸入，所述串擾補償電路包括：輸入部分、第一部分、及第二部分；其中，所述輸入部分，包括：第一類型的一第一場效應管和第二類型的一第二場效應管，兩者柵極相連形成輸入端而供連接所述受害信號線，兩者的漏極相連并連接至所述串擾補償電路的輸出端；其中，所述第一類型和第二類型分別為P型和N型中的一者及另一者；所述第一部分包括：并聯的至少兩條第一支路，每條第一支路包含至少一個第一類型的第三場效應管，各第一支路中的所述第三場效應管的源極連接至一第一公共端，所述第一公共端連接至電源端，各第一支路中的所述第三場效應管漏極連接至一第二公共端，所述二公共端連接至第一場效應管的源極；所述第二部分包括：并聯的多條第二支路，每條第二支路包含至少一個第二類型的第四場效應管，各第二支路中的所述第四場效應管源極連接至一第三公共端，所述第三公共端連接至接地端；各第二支路中的所述第四場效應管的漏極連接至一第四公共端，所述第四公共端連接所述第二場效應管的源極；其中，至少部分所述第三場效應管及第四場效應管的柵極連接所述第一邏輯信號輸出端，且其余部分的所述第三場效應管及第四場效應管的柵極連接所本文檔來自技高網...

【技術保護點】
1.一種信號發送電路，其特征在于，包括：受害信號線及至少一條入侵信號線；重定時單元，其輸入端連接接收所述入侵信號線的信號輸入，所述重定時單元具有第一輸出端及第二輸出端，所述第一輸出端輸出所述入侵信號線的當前時刻信號，所述第二輸出端輸出所述入侵信號線的前一時刻信號；直通或反相子單元，其具有接收所述當前時刻信號的第一輸入端、接收所述前一時刻信號的第二輸入端、及至少一個第一邏輯信號輸出端和第二邏輯類型輸出端，其中，所述第一邏輯信號輸出端輸出所述當前時刻信號及前一時刻信號中的一者，所述第二邏輯類型輸出端輸出所述當前時刻信號及前一時刻信號中的另一者的反相信號；至少一串擾補償電路，其輸入端接收所述受害信號線的信號輸入，所述串擾補償電路包括：輸入部分、第一部分、及第二部分；其中，所述輸入部分，包括：第一類型的一第一場效應管和第二類型的一第二場效應管，兩者柵極相連形成輸入端而供連接所述受害信號線，兩者的漏極相連并連接至所述串擾補償電路的輸出端；其中，所述第一部分包括：并聯的至少兩條第一支路，每條第一支路包含至少一個第一類型的第三場效應管，各第一支路中的所述第三場效應管的源極連接至一第一公共端，所述第一公共端連接至電源端，各第一支路中的所述第三場效應管漏極連接至一第二公共端，所述二公共端連接至第一場效應管的源極；所述第二部分包括：并聯的多條第二支路，每條第二支路包含至少一個第二類型的第四場效應管，各第二支路中的所述第四場效應管源極連接至一第三公共端，所述第三公共端連接至接地端；各第二支路中的所述第四場效應管的漏極連接至一第四公共端，所述第四公共端連接所述第二場效應管的源極；其中，至少部分所述第三場效應管及第四場效應管的柵極連接所述第一邏輯信號輸出端，且其余部分的所述第三場效應管及第四場效應管的柵極連接所述第二邏輯類型輸出端。...

【技術特征摘要】
1.一種信號發送電路，其特征在于，包括：受害信號線及至少一條入侵信號線；重定時單元，其輸入端連接接收所述入侵信號線的信號輸入，所述重定時單元具有第一輸出端及第二輸出端，所述第一輸出端輸出所述入侵信號線的當前時刻信號，所述第二輸出端輸出所述入侵信號線的前一時刻信號；直通或反相子單元，其具有接收所述當前時刻信號的第一輸入端、接收所述前一時刻信號的第二輸入端、及至少一個第一邏輯信號輸出端和第二邏輯類型輸出端，其中，所述第一邏輯信號輸出端輸出所述當前時刻信號及前一時刻信號中的一者，所述第二邏輯類型輸出端輸出所述當前時刻信號及前一時刻信號中的另一者的反相信號；至少一串擾補償電路，其輸入端接收所述受害信號線的信號輸入，所述串擾補償電路包括：輸入部分、第一部分、及第二部分；其中，所述輸入部分，包括：第一類型的一第一場效應管和第二類型的一第二場效應管，兩者柵極相連形成輸入端而供連接所述受害信號線，兩者的漏極相連并連接至所述串擾補償電路的輸出端；其中，所述第一部分包括：并聯的至少兩條第一支路，每條第一支路包含至少一個第一類型的第三場效應管，各第一支路中的所述第三場效應管的源極連接至一第一公共端，所述第一公共端連接至電源端，各第一支路中的所述第三場效應管漏極連接至一第二公共端，所述二公共端連接至第一場效應管的源極；所述第二部分包括：并聯的多條第二支路，每條第二支路包含至少一個第二類型的第四場效應管，各第二支路中的所述第四場效應管源極連接至一第三公共端，所述第三公共端連接至接地端；各第二支路中的所述第四場效應管的漏極連接至一第四公共端，所述第四公共端連接所述第二場效應管的源極；其中，至少部分所述第三場效應管及第四場效應管的柵極連接所述第一邏輯信號輸出端，且其余部分的所述第三場效應管及第四場效應管的柵極連接所述第二邏輯類型輸出端。2.根據權利要求1所述的信號發送電路，其特征在于，各所述第一支路與第二支路一一對應，位于對應的第一支路和第二支路中的至少一第三場效應管與至少一第四場效應管間數量及連接結構相同；在所述第一部分及第二部分中，相同數量的至少部分所述第三場效應管及第四場效應管的柵極連接所述第一邏輯信號輸出端，且其余部分的所述第三場效應管及第四場效應管的柵極連接所述第二邏輯類型輸出端。3.根據權利要求1所述的信號發送電路，其特征在于，所述重定時單元包括：串聯的兩個D觸發器，其中，前級的第一級D觸發器輸入端接收所述入侵信號線的信號輸入，其輸出端輸出所述當前時刻信號，后級的第二級D觸發器的輸出端輸出所述前一時刻信號。4.根據權利要求1所述的信號發送電路，其特征在于，部分第一支路中包含至少兩個串聯的第三場效應管；所述至少兩個串聯的第三場效應管的其中一個的柵極連接所述第一邏輯信號輸出端，其中另一個的柵極連接所述第二邏輯類型輸出端。5.根據權利要求1所述的信號發送電路，其特征在于，所述串擾補償電路還包括：至少一條第三支路，所述第三支路中具有至少一對延時元件，分別為第一延時元件及第二延時元件，其中，第一延時元件的一端連接所述第一公共端，所述第一延時元件的另一端連接所述第二延時元件的一端，所述第二延時元件的另一端連接所述及第四公共端；至少一對第一類型場效應管和第二類型場效應管，所述第一類型場效應管和第二類型場效應管的漏極相連并連接至所述串擾補償電路的輸出端，所述第一類型場效應管和第二類型場效應管的源極連接至所述第一延時元件和第二延時元件之間的連接點；所述第一類型場效應管和第二類型場效應管能同時導通或截止。6.根據權利要求1所述的信號發送電路，其特征在于，所述第一延時元件及第二延時元件為電容或場效應管。7.根據權利要求1所述的信號發送電路，其特征在于，所述第一類型為P型且所述第二類型為N型，或者所述第一類型為N型且所述第二類型為P型。8.根據權利要求1所述的信號發送電路，其特征在于，所述受害信號線與所述串擾補償電路的輸入端間連接有延時部件。9.根據權利要求1所述的信號發送電路，其特征在于，所述受害信號線連接有兩級串聯的所述串擾補償電路；所述入侵信號線有至少兩條，分別位于所述受害信號線兩側，其中一入侵信號線經其所連接的所述重定時單元及直通或反相單元而連接至其中一級所述串擾補償電路，另一入侵信號線經其所連接的所述重定時單元及直通或反相單元而連接至另一級所述串擾補償電路。10.一種信號發送電路，其特征在于，包括：受害信號線及至少一條入侵信號線；重定時單元，其輸入端連接接收所述入侵信號線的信號輸入，所述重定時單元具有第一輸出端及第二輸出端，所述第一輸出端輸出所述入侵信號線的當前時刻信號，所述第二輸出端輸出所述入侵信號線的前一時刻信號；沿信號產生單元，其具有接收所述當前時刻信號的第一輸入端、接收所述前一時刻信號的第二輸入端、及至少...

【專利技術屬性】
技術研發人員：吳自信，
申請(專利權)人：瀾起科技上海有限公司，
類型：發明
國別省市：上海,31