肖特基器件結構及其制造方法技術

本發明專利技術提供一種肖特基器件結構及其制造方法，包括：N型外延層，其形成有多個第一溝槽以及位于第一溝槽外圍區域的第二溝槽；氧化層及多晶硅，形成于第一溝槽及第二溝槽內；第三溝槽，去除第一溝槽內的部分多晶硅及氧化層而成；金屬硅化物，形成于第三溝槽的底部及側壁；導電材料，填充于第三溝槽內；以及上金屬電極結構。本發明專利技術可有效增加肖特基區域面積，降低正向導通電壓VF；并且利用溝槽結構，降低了漏電流IR；同時在測試和封裝打線的金屬與下方器件層間增加介質層，以緩沖外界應力的作用，使外來壓應力通過介質層分散到整個芯片。本發明專利技術的肖特基結從平面結構改為垂直結構，使外加壓應力不直接作用到肖特基勢壘，可以增大封裝工藝窗口。

【技術實現步驟摘要】
肖特基器件結構及其制造方法
本專利技術涉及一種半導體器件結構及其制造方法，特別是涉及一種肖特基器件結構及其制造方法。
技術介紹
隨著半導體技術的不斷發展，功率器件作為一種新型器件，被廣泛地應用于磁盤驅動、汽車電子等領域。功率器件需要能夠承受較大的電壓、電流以及功率負載。而現有MOS晶體管等器件無法滿足上述需求，因此，為了滿足應用的需要，各種功率器件成為關注的焦點。現有的肖特基二極管一般是貴金屬(金、銀、鋁、鉑等)為正極，以N型半導體為負極，利用二者接觸面上形成的勢壘具有整流特性而制成的金屬-半導體器件。因為N型半導體中存在著大量的電子，貴金屬中僅有極少量的自由電子，所以電子便從濃度高的N型半導體中向濃度低的貴金屬中擴散。顯然，貴金屬中沒有空穴，也就不存在空穴自金屬向N型半導體的擴散運動。隨著電子不斷從N型半導體擴散到貴金屬，N型半導體表面電子濃度逐漸降低，表面電中性被破壞，于是就形成勢壘，其電場方向為N型半導體朝向貴金屬。但在該電場作用之下，貴金屬中的電子也會產生從貴金屬向N型半導體的漂移運動，從而削弱了由于擴散運動而形成的電場。當建立起一定寬度的空間電荷區后，電場引起的電子漂移運動和濃度不同引起的電子擴散運動達到相對的平衡，便形成了肖特基勢壘。可見，肖特基二極管是基于金屬和半導體接觸的整流特性進行工作的多數載流子器件，具有正向壓降低、反向恢復電流小、開關速度快、噪聲系數小、功耗低等特點，目前廣泛應用于開關電源、變頻器、驅動器等領域。現有的肖特基多為平面結構的肖特基器件，如圖1所示，以及溝槽結構的肖特基器件，如圖2所示。平面結構的肖特基器件的優點為相對較低的正向導通電壓VF，缺點為其漏電流IR較高；溝槽結構的肖特基器件的優點為可以通過溝槽結構降低漏電流IR；缺點為正向導通電壓VF相對較高，由于溝槽結構使器件本身有較大的應力，因此對外界應力比較敏感。在實際應用中，由于肖特基為表面器件，因此在芯片級測試和封裝之后終測，容易受到測試壓力和封裝應力的影響，而造成器件漏電偏高，封裝后測試實效，重測不盡，可靠性失效等。基于以上所述，提供一種能夠綜合溝槽型肖特基和平面型肖特基的優點，解決溝槽型肖特基器件的封裝測試問題，并有效提高器件綜合性能的新型的肖特基器件結構實屬必要。
技術實現思路
鑒于以上所述現有技術的缺點，本專利技術的目的在于提供一種肖特基器件結構及其制造方法，以綜合溝槽型肖特基和平面型肖特基的優點，解決溝槽型肖特基器件的封裝測試問題，并有效提高器件綜合性能。為實現上述目的及其他相關目的，本專利技術提供一種肖特基器件結構的制造方法，所述制造方法包括：1)于N型外延層上形成多個第一溝槽以及位于所述多個第一溝槽外圍區域的第二溝槽；2)于所述第一溝槽及第二溝槽表面形成氧化層，并于所述第一溝槽及第二溝槽內填充多晶硅；3)去除所述第一溝槽內的部分多晶硅及氧化層，形成第三溝槽，保留所述第二溝槽內的多晶硅及氧化層；4)于所述第三溝槽的底部及側壁形成肖特基金屬層，并退火形成金屬硅化物；5)于所述第三溝槽內填充導電材料；以及6)制作上金屬電極結構。優選地，步驟2)中，采用熱氧化方法于所述第一溝槽及第二溝槽表面形成氧化層，所述氧化層的厚度為50nm～1000nm。優選地，步驟2)中，采用化學氣相沉積法于所述第一溝槽及第二溝槽內填充多晶硅，所述多晶硅的摻雜濃度為1019～1021/cm3，并采用干法刻蝕工藝將所述多晶硅回刻至所述第一溝槽及第二溝槽的頂面。優選地，步驟3)中，采用光刻-刻蝕工藝去除所述第一溝槽內的部分多晶硅，然后采用濕法刻蝕去除所述第一溝槽側壁裸露的氧化層，以形成所述第三溝槽。優選地，所述第三溝槽的深度為所述第一溝槽深度的0.2～0.8倍。優選地，所述第三溝槽的深度為所述第一溝槽深度的0.4～0.6倍。優選地，步驟4)包括：4-1)采用濺射工藝于所述第三溝槽的底部及側壁形成肖特基金屬層，所述肖特基金屬層的材料包括Pt、Ni、Ti、Cr、W、Mo及Co中的一種；4-2)采用快速熱處理方法或爐退火的方法所述肖特基金屬層與所述第三溝槽的底部及側壁形成金屬硅化物，以形成肖特基結。優選地，步驟5)中，采用濺射、蒸鍍方法或其結合于所述第三溝槽內填充導電材料，所述導電材料包括Al層、AlCu層、AlSiCu層、TiN/AlSiCu/TiN/Ti/Ni/Ag疊層、TiN/AlSiCu疊層、TiN/AlCu/TiN/Ti/Ni/Ag疊層、TiN/AlCu疊層、TiN/AlSi疊層或TiN/Al疊層中的一種。優選地，步驟6)包括：6-1)采用化學氣相沉積法于所述N型外延層、所述第一溝槽及所述第二溝槽上形成介質層；6-2)采用光刻-刻蝕工藝于所述介質層中打開金屬連線孔；6-3)采用濺射、蒸鍍方法或其結合于所述金屬連線孔內填充電極材料，所述電極材料包括Al層、AlCu層、AlSiCu層、TiN/AlSiCu/TiN/Ti/Ni/Ag疊層、TiN/AlSiCu疊層、TiN/AlCu/TiN/Ti/Ni/Ag疊層、TiN/AlCu疊層、TiN/AlSi疊層或TiN/Al疊層中的一種。本專利技術還提供一種肖特基器件結構，包括：N型外延層，所述N型外延層中形成有多個第一溝槽以及位于所述多個第一溝槽外圍區域的第二溝槽；氧化層，形成于所述第一溝槽及第二溝槽表面；多晶硅，填充于所述第一溝槽及第二溝槽內；第三溝槽，去除所述第一溝槽內的部分多晶硅及氧化層而成；金屬硅化物，形成于所述第三溝槽的底部及側壁，以形成肖特基結；導電材料，填充于所述第三溝槽內；以及上金屬電極結構。優選地，所述氧化層的厚度為50nm～1000nm，所述多晶硅的摻雜濃度為1019～1021/cm3。優選地，所述第三溝槽的深度為所述第一溝槽深度的0.2～0.8倍。優選地，所述第三溝槽的深度為所述第一溝槽深度的0.5～0.6倍。優選地，所述金屬硅化物的金屬材料包括Pt、Ni、Ti、Cr、W、Mo及Co中的一種。優選地，所述導電材料包括Al層、AlCu層、AlSiCu層、TiN/AlSiCu/TiN/Ti/Ni/Ag疊層、TiN/AlSiCu疊層、TiN/AlCu/TiN/Ti/Ni/Ag疊層、TiN/AlCu疊層、TiN/AlSi疊層或TiN/Al疊層中的一種。優選地，所述上金屬電極結構包括：介質層，形成于所述N型外延層、所述第一溝槽及所述第二溝槽上；金屬連線孔，形成于所述介質層中；以及電極材料，填充于所述金屬連線孔內，所述電極材料包括Al層、AlCu層、AlSiCu層、TiN/AlSiCu/TiN/Ti/Ni/Ag疊層、TiN/AlSiCu疊層、TiN/AlCu/TiN/Ti/Ni/Ag疊層、TiN/AlCu疊層、TiN/AlSi疊層或TiN/Al疊層中的一種。如上所述，本專利技術的肖特基器件結構及其制造方法，具有以下有益效果：本專利技術解決了溝槽型肖特基器件容易受外界測試或者封裝應力的影響而產生漏電偏大的問題，通過綜合溝槽型肖特基和平面型肖特基的優點，提出一種新型的肖特基器件與結構。本專利技術的肖特基器件結構首先將平面的肖特基勢壘轉換為垂直結構，使肖特基結不直接位于外界測試和封裝的金屬層下方，以達到避開直接的外界壓應力。本專利技術的肖特基器件結構相對于傳統的溝槽型肖特基，增加肖特基區域面積，降低正向導通電壓V本文檔來自技高網...

【技術保護點】
1.一種肖特基器件結構的制造方法，其特征在于，所述制造方法包括：1)于N型外延層上形成多個第一溝槽以及位于所述多個第一溝槽外圍區域的第二溝槽；2)于所述第一溝槽及第二溝槽表面形成氧化層，并于所述第一溝槽及第二溝槽內填充多晶硅；3)去除所述第一溝槽內的部分多晶硅及氧化層，形成第三溝槽，保留所述第二溝槽內的多晶硅及氧化層；4)于所述第三溝槽的底部及側壁形成肖特基金屬層，并退火形成金屬硅化物；5)于所述第三溝槽內填充導電材料；6)制作上金屬電極結構。

【技術特征摘要】
1.一種肖特基器件結構的制造方法，其特征在于，所述制造方法包括：1)于N型外延層上形成多個第一溝槽以及位于所述多個第一溝槽外圍區域的第二溝槽；2)于所述第一溝槽及第二溝槽表面形成氧化層，并于所述第一溝槽及第二溝槽內填充多晶硅；3)去除所述第一溝槽內的部分多晶硅及氧化層，形成第三溝槽，保留所述第二溝槽內的多晶硅及氧化層；4)于所述第三溝槽的底部及側壁形成肖特基金屬層，并退火形成金屬硅化物；5)于所述第三溝槽內填充導電材料；6)制作上金屬電極結構。2.根據權利要求1所述的肖特基器件結構的制造方法，其特征在于：步驟2)中，采用熱氧化方法于所述第一溝槽及第二溝槽表面形成氧化層，所述氧化層的厚度為50nm～1000nm。3.根據權利要求1所述的肖特基器件結構的制造方法，其特征在于：步驟2)中，采用化學氣相沉積法于所述第一溝槽及第二溝槽內填充多晶硅，所述多晶硅的摻雜濃度為1019～1021/cm3，并采用干法刻蝕工藝將所述多晶硅回刻至所述第一溝槽及第二溝槽的頂面。4.根據權利要求1所述的肖特基器件結構的制造方法，其特征在于：步驟3)中，采用光刻-刻蝕工藝去除所述第一溝槽內的部分多晶硅，然后采用濕法刻蝕去除所述第一溝槽側壁裸露的氧化層，以形成所述第三溝槽。5.根據權利要求1所述的肖特基器件結構的制造方法，其特征在于：所述第三溝槽的深度為所述第一溝槽深度的0.2～0.8倍。6.根據權利要求5所述的肖特基器件結構的制造方法，其特征在于：所述第三溝槽的深度為所述第一溝槽深度的0.4～0.6倍。7.根據權利要求1所述的肖特基器件結構的制造方法，其特征在于：步驟4)包括：4-1)采用濺射工藝于所述第三溝槽的底部及側壁形成肖特基金屬層，所述肖特基金屬層的材料包括Pt、Ni、Ti、Cr、W、Mo及Co中的一種；4-2)采用快速熱處理方法或爐退火的方法所述肖特基金屬層與所述第三溝槽的底部及側壁形成金屬硅化物，以形成肖特基結。8.根據權利要求1所述的肖特基器件結構的制造方法，其特征在于：步驟5)中，采用濺射、蒸鍍方法或其結合于所述第三溝槽內填充導電材料，所述導電材料包括Al層、AlCu層、AlSiCu層、TiN/AlSiCu/TiN/Ti/Ni/Ag疊層、TiN/AlSiCu疊層、TiN/AlCu/TiN/Ti/Ni/Ag疊層、TiN/AlCu疊層、TiN/AlSi疊層或TiN/Al疊層中的一種。9.根據權利要求1所述的肖特基器件結構的制造方法，其特征在于：步驟6)包括：6-1)采...

【專利技術屬性】
技術研發人員：陳茜，蔣建，
申請(專利權)人：中航重慶微電子有限公司，
類型：發明
國別省市：重慶,50