一種控制信號產生電路制造技術

一種控制信號產生電路，包括開關管T1、T2、T3、T4、T5、T6、T7、T8、T9、T10、T12，所述T1的源端與FW驅動電壓連接，控制端與上二級門驅動電壓連接，所述T2的源端與BW驅動電壓連接，控制端與下二級門驅動電壓連接，T1和T2的漏端相互連接，并連接T3、T4開關管的控制端，T4的源端與第二時鐘驅動信號連接，漏端與當前級門驅動電壓連接，T3的源端還與T5的控制端連接，T5的源端與T3的控制端連接，T5的控制端還與T6的控制端連接，T6的控制端接第三時鐘驅動信號，T6的源端與當前級門驅動電壓連接，還與T7的源端連接，T3、T5、T6、T7對的漏端均與面板低工作電壓VGL連接；上述設計能夠達到更加穩定、符合驅動需求的Em驅動信號。

【技術實現步驟摘要】
一種控制信號產生電路
本專利技術涉及液晶面板顯示領域，尤其涉及一種液晶面板消除顯示不均勻的電路設計。
技術介紹
有機發光二極管(OrganicLightEmittingDiode，OLED)依驅動方式可分為被動式矩陣驅動(PassiveMatrixOLED，PMOLED)和主動式矩陣驅動(ActiveMatrixOLED，AMOLED)兩種。其中，PMOLED是當數據未寫入時并不發光，只在數據寫入期間發光。這種驅動方式結構簡單、成本較低、較容易設計，主要適用于中小尺寸的顯示器。AM代表ActiveMatrix，是相對于PassiveMatrix而言的，是指每個OLED像素的驅動方式。在PassiveMatrix中，每個像素的控制是通過一個復雜的電極網絡來實現的，從而實現某個像素的充放電，總體來說，PassiveMatrix的控制方式相對速度較慢，控制精度也稍低。而與PassiveMatrix不同，ActiveMatrix則是在每個LED上都加裝了TFT和電容層，這樣在某一行某一列通電激活相交的那個像素時，像素中的電容層能夠在兩次刷新之間保持充電狀態，從而實現更快速和更精確的像素發光控制。由于AMOLED面板上的電壓VDD于每個像素間都連接在一起，當驅動發光時，電壓VDD上會有電流流過。考慮到VDD金屬線本身具有阻抗，會有壓降存在，造成每一像素的VDD會出現差異，導致不同像素間存在電流差異。如此一來，流經OLED的電流不同，所產生的亮度也不同，進而AMOLED面板不均勻。另外，由于制程的影響，每一像素中的薄膜晶體管的閾值電壓均不相同，即使提供相同數值的電壓Vdata，其所產生的電流仍然會有差異，這也將造成面板不均勻。因此目前量產品普遍采用的具有補償電路結構的OLED像素驅動電路，但對于使用補償電路的驅動對GIP的要求越來越復雜，其不僅需要ScanGIP電路(即LCD中的GIP電路)，也需要Em驅動電路，相對與Scan電路，Em電路對設計的要求更高。有鑒于此，如何設計一種用于像素補償電路的EmGIP驅動電路對OLED內部補償電路有效應用至關重要。
技術實現思路
為此，需要提供一種能夠解決液晶面板顯示過程中，有效驅動補償電路的驅動信號的產生方法，為實現上述目的，專利技術人提供了一種控制信號產生電路，包括開關管T1、T2、T3、T4、T5、T6、T7、T8、T9、T10、T12，所述T1的源端與FW驅動電壓連接，控制端與上二級門驅動電壓連接，所述T2的源端與BW驅動電壓連接，控制端與下二級門驅動電壓連接，T1和T2的漏端相互連接，并連接T3、T4開關管的控制端，T4的源端與第二時鐘驅動信號連接，漏端與當前級門驅動電壓連接，T3的源端還與T5的控制端連接，T5的源端與T3的控制端連接，T5的控制端還與T6的控制端連接，T6的控制端接第三時鐘驅動信號，T6的源端與當前級門驅動電壓連接，還與T7的源端連接，T3、T5、T6、T7對的漏端均與面板低工作電壓VGL連接；所述T8、T9的控制端與當前級門驅動信號連接，T8的源端與T10的漏端連接，T10的控制端接第一時鐘驅動信號，T10、T12的源端與面板高工作電壓VGH連接，T12的控制端與T10的漏端連接，T12的漏端與控制信號產生端連接，T12的漏端還與T9的源端連接，T8、T9的漏端接面板低工作電壓VGL。進一步地，還包括電容C2，T6的控制端通過C2與第三時鐘驅動信號連接。具體地，還包括電容C1，T6的源端通過電容C1與T4的控制端連接。可選地，還包括電容C3，T12的控制端通過電容C3與T6的控制端連接。可選地，還包括開關管T11，所述T11的控制端與T6的控制端連接，T11的源端與漏端分別接面板高工作電壓VGH和T12的控制端。區別于現有技術，上述技術方案通過設計多個開關管相互配合，能夠使得在時鐘驅動信號的驅動過程中的輸出端Em信號是經過更好地耦合，從而保證Em的驅動效果更好，電位更強。附圖說明圖1為具體實施方式所述的控制信號產生電路圖；圖2為具體實施方式所述的電路時序圖；圖3為具體實施方式所述的Q點預充電階段示意圖；圖4為具體實施方式所述的輸出階段示意圖；圖5為具體實施方式所述的K點電位抬起階段示意圖；圖6為具體實施方式所述的電路狀態圖圖；圖7為具體實施方式所述的spice仿真結果圖；圖8為具體方式所述的控制信號產生電路圖。具體實施方式為詳細說明技術方案的
技術實現思路
、構造特征、所實現目的及效果，以下結合具體實施例并配合附圖詳予說明。圖1所示的實施例中，展示了我們的一種控制信號產生電路，包括開關管T1、T2、T3、T4、T5、T6、T7、T8、T9、T10、T12，所述T1的源端與FW驅動電壓連接，控制端與上二級門驅動電壓(圖中XGn-2)連接，所述T2的源端與BW驅動電壓連接，控制端與下二級門驅動電壓(圖中XGn+2)連接，T1和T2的漏端相互連接，并連接T3、T4開關管的控制端，T4的源端與第二時鐘驅動信號連接，漏端與當前級門驅動電壓(XGn)連接，T3的源端還與T5的控制端連接，T5的源端與T3的控制端連接，T5的控制端還與T6的控制端連接，T6的控制端接第三時鐘驅動信號，T6的源端與當前級門驅動電壓連接，還與T7的源端連接，T3、T5、T6、T7對的漏端均與面板低工作電壓VGL連接；所述T8、T9的控制端與當前級門驅動信號連接，T8的源端與T10的漏端連接，T10的控制端接第一時鐘驅動信號，T10、T12的源端與面板高工作電壓VGH連接，T12的控制端與T10的漏端連接，T12的漏端與控制信號產生端連接，T12的漏端還與T9的源端連接，T8、T9的漏端接面板低工作電壓VGL。這里請參閱圖2，為本專利技術Em驅動電路時序圖，共計四個階段，t1：Q點預沖階段，t2：輸出階段，t3：K點電位抬起階段，t4：K點boast階段。圖中我們可以看到時鐘驅動信號可以分為四級，CK1-CK4，相互之間向后推遲半周期的相位差，從而在后續的實施例中我們可以聊到時鐘驅動信號是如何輔助電路生成驅動信號Em的。進一步的實施例中，還包括電容C2，T6的控制端通過C2與第三時鐘驅動信號連接。在圖中我們還可以看到，T6的源端通過電容C1與T4的控制端連接。可選的實施例中，還包括電容C3，T12的控制端通過電容C3與T6的控制端連接。可選地，還包括開關管T11，所述T11的控制端與T6的控制端連接，T11的源端與漏端分別接面板高工作電壓VGH和T12的控制端。以上不同的實施方式或完善或提供了新的驅動電路的實施方式。以下配合進一步的附圖進行說明本專利技術Em驅動電路的工作原理。這里請看圖3t1Q點預充階段：XGn-2為高電位，T1打開，Qn點被充至高電位，T4打開，XGn輸出低電位(此時E_CK3為低電位)，T8和T9關閉，E_CK1為高電位，T10打開，Kn為高電位，T12打開，Em輸出高電位。到了圖4t2輸出階段：XGn-2為低電位，T1關閉，T4打開，此時E_CK3為高電位，XGn經T4輸出高電位，T8和T9打開，T8拉低Kn點，T12關閉，Em經T9輸出VGL。接下來請看圖5t3K點電位抬起階段，ECK3變低電位，ECK1變為高電位，T10打開，Kn變為高電位，T12打開，Em輸出高電本文檔來自技高網...

【技術保護點】
1.一種控制信號產生電路，其特征在于，包括開關管T1、T2、T3、T4、T5、T6、T7、T8、T9、T10、T12，所述T1的源端與FW驅動電壓連接，控制端與上二級門驅動電壓連接，所述T2的源端與BW驅動電壓連接，控制端與下二級門驅動電壓連接，T1和T2的漏端相互連接，并連接T3、T4開關管的控制端，T4的源端與第二時鐘驅動信號連接，漏端與當前級門驅動電壓連接，T3的源端還與T5的控制端連接，T5的源端與T3的控制端連接，T5的控制端還與T6的控制端連接，T6的控制端接第三時鐘驅動信號，T6的源端與當前級門驅動電壓連接，還與T7的源端連接，T3、T5、T6、T7對的漏端均與面板低工作電壓VGL連接；所述T8、T9的控制端與當前級門驅動信號連接，T8的源端與T10的漏端連接，T10的控制端接第一時鐘驅動信號，T10、T12的源端與面板高工作電壓VGH連接，T12的控制端與T10的漏端連接，T12的漏端與控制信號產生端連接，T12的漏端還與T9的源端連接，T8、T9的漏端接面板低工作電壓VGL。

【技術特征摘要】
1.一種控制信號產生電路，其特征在于，包括開關管T1、T2、T3、T4、T5、T6、T7、T8、T9、T10、T12，所述T1的源端與FW驅動電壓連接，控制端與上二級門驅動電壓連接，所述T2的源端與BW驅動電壓連接，控制端與下二級門驅動電壓連接，T1和T2的漏端相互連接，并連接T3、T4開關管的控制端，T4的源端與第二時鐘驅動信號連接，漏端與當前級門驅動電壓連接，T3的源端還與T5的控制端連接，T5的源端與T3的控制端連接，T5的控制端還與T6的控制端連接，T6的控制端接第三時鐘驅動信號，T6的源端與當前級門驅動電壓連接，還與T7的源端連接，T3、T5、T6、T7對的漏端均與面板低工作電壓VGL連接；所述T8、T9的控制端與當前級門驅動信號連接，T8的源端與T10的漏端連接，T10的控制端接第一時鐘驅...

【專利技術屬性】
技術研發人員：不公告發明人，
申請(專利權)人：福建華佳彩有限公司，
類型：發明
國別省市：福建,35