可做電性測試的多層電路板及其制法制造技術

本發明專利技術的可做電性測試的多層電路板包含金屬制的出貨載板、底層電路結構、導電止蝕層及多層電路結構。底層電路結構重疊于出貨載板上，導電止蝕層設置于底介電層上，多層電路結構重疊于底層電路結構上，多層電路結構的頂層電路經由多層電路結構的內層電路及底層電路結構的底層電路與導電止蝕層電連接，出貨載板及底層電路結構的底介電層暴露出導電止蝕層。所述多層電路板于封裝前，能先進行電性測試以得知是否可正常工作，從而降低找尋封裝后所獲得的電子元件電性不佳的原因所需耗費的成本，且可有利于劃分電子元件電性不佳的責任。

Multilayer Circuit Board for Electricity Testing and Its Manufacturing Method

The multi-layer circuit board for electrical testing of the invention comprises a metal delivery board, a bottom circuit structure, a conductive anticorrosion layer and a multi-layer circuit structure. The bottom circuit structure overlaps on the delivery board, the conductive anticorrosion layer is set on the bottom dielectric layer, and the multi-layer circuit structure overlaps on the bottom circuit structure. The top circuit of the multi-layer circuit structure is electrically connected with the conductive anticorrosion layer through the inner circuit of the multi-layer circuit structure and the bottom circuit structure of the bottom circuit structure. The bottom dielectric layer of the delivery board and the bottom circuit structure exposes the conductive anticorrosion layer. This is the case. Before encapsulation, the multilayer circuit board can first conduct electrical testing to know whether it can work properly, thereby reducing the cost of finding out the reasons for the poor electrical properties of the electronic components obtained after encapsulation, and is conducive to dividing the responsibility for the poor electrical properties of the electronic components.

【技術實現步驟摘要】
可做電性測試的多層電路板及其制法
本專利技術關于一種多層電路基板及其制法，尤其指一種可做電性測試的多層電路板及其制法。
技術介紹
于電子產業中，電路板廠負責多層電路板的制造，封裝測試廠負責于多層電路板上進行芯片的接線與封裝及封裝完成后的電子元件的電性測試。然而，現有技術的多層電路板于提供給封裝測試廠前，無法進行電性測試。因此若電性測試結果不佳，就需要細部檢視及分析多層電路板及其與其他部件間的連接，以找出電性不佳的問題。然而，此類電子元件95的尺寸小且各部位相當精細，不但需要耗費相當多的人力及時間成本才能找出造成電性不佳的原因，還無法有效將造成電性不佳的責任歸屬厘清。
技術實現思路
鑒于上述現有技術的缺點，本專利技術的目的在于提供一種可做電性測試的多層電路板及其制法，所述多層電路基板于提供給封裝測試廠進行封裝前，即可進行電性測試，從而可減少找尋電子元件電性不佳的原因所需耗費的成本，并可有效厘清電子元件電性不佳的責任歸屬。為達到前述的專利技術目的，本專利技術所采取的技術手段令該可做電性測試的多層電路板，其中包含：出貨載板，其為金屬所制且其包含第一側及相反于該第一側的第二側；底層電路結構，其重疊于該出貨載板的第一側上且其包含：底介電層，其設置于該出貨載板的第一側上；以及底層電路，其設置于該底介電層上；導電止蝕層，其設置于該底介電層上且與該底層電路電連接；以及多層電路結構，其重疊于該底層電路結構上且其包含：頂層電路，其與該底層電路電連接；頂介電層，其位于該頂層電路與該底層電路結構之間；內介電層，其設置于該底介電層及該底層電路上；以及內層電路，其設置于該內介電層上且與該頂介電層連接；其中，該頂層電路設于該頂介電層上，且該出貨載板及該底介電層暴露出該導電止蝕層。由于該多層電路結構經由該底層電路結構設置于該出貨載板上，且該出貨載板暴露出該導電止蝕層，該多層電路結構的頂層電路經由該內層電路及該底層電路與該導電止蝕層電連接，故所述可做電性測試的多層電路板于出貨至封裝測試廠前或進行芯片封裝前，能先進行電性測試以得知所述可做電性測試的多層電路板是否可正常工作，從而降低找尋封裝后所獲得的電子元件電性不佳的原因所需耗費的成本，且可有利于劃分清楚電子元件電性不佳的責任。較佳的是，該底層電路嵌設于該底介電層上，該頂層電路嵌設于該頂介電層上，且該內層電路嵌設于該內介電層上。較佳的是，該多層電路結構包含有第一導通柱，該第一導通柱向上穿設于該頂介電層上且連接于該頂層電路與該內層電路之間，且該底層電路結構包含有第二導通柱，該第二導通柱向上穿設于該內介電層上且連接于該內層電路與該底層電路之間，該頂層電路經由該第一導通柱、該內層電路及該第二導通柱與該底層電路電連接。較佳的是，該導電止蝕層嵌設于該底介電層上。較佳的是，該導電止蝕層包含金、鎳、錫、鐵或鈦。較佳的是，該導電止蝕層包含有金層及鎳層，該鎳層連接于該金層與該底層電路之間。較佳的是，所述可做電性測試的多層電路板包含有防焊層，該防焊層暴露出該頂層電路且覆蓋該頂介電層。同樣為達到前述的專利技術目的，本專利技術所采取的技術手段令該可做電性測試的多層電路板的制法，其步驟包含：提供第一載板，其中，該第一載板包含有基板、導電層及金屬界面層，該導電層與該金屬界面層依序重疊于該基板上，該金屬接口層的底面可分離地與該導電層相接，且該金屬界面層具有導電性；電鍍該第一載板以形成重疊于該第一載板的金屬接口層上的第二載板，其中，該第二載板具有第一表面及相反于該第一表面的第二表面，該第二表面與該金屬界面層的頂面相接；電鍍該第二載板以形成一阻蝕層于該第二載板的第一表面上，其中，該阻蝕層具有導電性；形成多層電路結構于該阻蝕層上，其中，該多層電路結構包含頂層電路、頂介電層、內層電路及內介電層，該頂層電路、該頂介電層、該內層電路及該內介電層依序重疊設置于該阻蝕層上，且該頂層電路與該內層電路電連接；設置第一電鍍晶種層于該內介電層上；形成第一圖案化光阻層于該第一電鍍晶種層上；電鍍該第一電鍍晶種層以形成底層電路于該內介電層上，其中，該底層電路與該內層電路電連接；形成第二圖案化光阻層于該底層電路與該第一圖案化光阻層上；形成導電止蝕層于該底層電路上；移除該第一圖案化光阻層及該第二圖案化光阻層；蝕刻該第一電鍍晶種層未被該底層電路覆蓋的部分；形成暴露出該導電止蝕層的底介電層于該底層電路及該內介電層上，從而獲得該底層電路結構于該多層電路結構上；設置第二電鍍晶種層于該底介電層及該導電止蝕層上；形成第三圖案化光阻層于該第二電鍍晶種層上；電鍍該第二電鍍晶種層以形成出貨載板于該底介電層上；形成覆蓋該出貨載板的第四圖案化光阻層并剝離該第一載板的基板與該第一載板的導電層；移除該第二載板、該金屬界面層、該阻蝕層、該第三圖案化光阻層及該第四圖案化光阻層；以及蝕刻該第二電鍍晶種層未被該出貨載板覆蓋的部分，從而獲得所述可做電性測試的多層電路板。所述可做電性測試的多層電路板的制法所制成的多層電路板，由于該多層電路結構經由該底層電路結構設置于該出貨載板上，且該出貨載板暴露出該導電止蝕層，該多層電路結構的頂層電路經由該內層電路及該底層電路與該導電止蝕層電連接，故能于出貨至封裝測試廠前或進行芯片封裝前經由電性測試得知所述多層電路板是否可正常工作，從而降低尋找封裝后所獲得的電子元件電性不佳的原因所需耗費的成本，且可有助于厘清電子元件電性不佳的責任歸屬。較佳的是，所述電鍍該第二載板以形成該阻蝕層于該第二載板的第一表面上的步驟包含：以濃度為260g/l至310g/l的NiSO4·6H2O溶液對該第一表面進行無電鍍，從而獲得該阻蝕層于該第一表面上的步驟。較佳的是，所述形成該導電止蝕層于該底層電路上的步驟包含：以濃度為260g/l至310g/l的NiSO4·6H2O溶液對該底層電路進行無電鍍，從而獲得鎳層于該底層電路上的步驟；以及以濃度為2.8g/l至6.0g/l的Au溶液于電壓為0.1伏特至5伏特的條件下對所述鎳層進行電鍍，以獲得金層于所述鎳層上并獲得該導電止蝕層的步驟。附圖說明圖1為本專利技術的可做電性測試的多層電路板的側試剖面示意圖；圖2為本專利技術的可做電性測試的多層電路板的制法的流程圖；以及圖3A至3N、圖3P及圖3Q為本專利技術的可做電性測試的多層電路板的制法的流程狀態示意圖；其中附圖標記為：10第一載板12導電層13金屬界面層20第二載板21第一表面22第二表面30阻蝕層35導電止蝕層351金層352鎳層40多層電路結構41頂層電路411預定連接區42內層電路43內介電層431穿孔44頂介電層45第一導通柱50第一圖案化光阻層50a第二圖案化光阻層50b第三圖案化光阻層50c第四圖案化光阻層51、51a、51b圖案層52、52a、52b覆蓋層60底層電路結構61底層電路62第二導通柱63底介電層631開口70出貨載板71第一側72第二側73穿孔75防焊層751通孔600第一電鍍晶種層700第二電鍍晶種層S1、S2、S3、S4、S5、S6、S7、S8、S9步驟具體實施方式以下配合圖式及本專利技術的較佳實施例進一步闡述本專利技術為達預定專利技術目的所采取的技術手段。請參閱圖1所示，本專利技術的可做電性測試的多層電路板包含出貨載板70、底層電路結構60、導電止蝕層35、多層電路結構40及防焊層75。請參閱圖1所本文檔來自技高網...

【技術保護點】
1.一種可做電性測試的多層電路板，其特征在于，包含：出貨載板，為金屬所制且其包含第一側及相反于該第一側的第二側；底層電路結構，重疊于該出貨載板的第一側上且其包含：底介電層，設置于該出貨載板的第一側上；以及底層電路，設置于該底介電層上；導電止蝕層，設置于該底介電層上且與該底層電路電連接；以及多層電路結構，重疊于該底層電路結構上且其包含：頂層電路，與該底層電路電連接；頂介電層，位于該頂層電路與該底層電路結構之間；內介電層，設置于該底介電層及該底層電路上；以及內層電路，設置于該內介電層上且與該頂介電層連接；其中，該頂層電路設于該頂介電層上，且該出貨載板及該底介電層暴露出該導電止蝕層。

【技術特征摘要】
2017.08.18 TW 1061280291.一種可做電性測試的多層電路板，其特征在于，包含：出貨載板，為金屬所制且其包含第一側及相反于該第一側的第二側；底層電路結構，重疊于該出貨載板的第一側上且其包含：底介電層，設置于該出貨載板的第一側上；以及底層電路，設置于該底介電層上；導電止蝕層，設置于該底介電層上且與該底層電路電連接；以及多層電路結構，重疊于該底層電路結構上且其包含：頂層電路，與該底層電路電連接；頂介電層，位于該頂層電路與該底層電路結構之間；內介電層，設置于該底介電層及該底層電路上；以及內層電路，設置于該內介電層上且與該頂介電層連接；其中，該頂層電路設于該頂介電層上，且該出貨載板及該底介電層暴露出該導電止蝕層。2.如權利要求1所述的可做電性測試的多層電路板，其特征在于，該底層電路嵌設于該底介電層上，該頂層電路嵌設于該頂介電層上，且該內層電路嵌設于該內介電層上。3.如權利要求2所述的可做電性測試的多層電路板，其特征在于，該多層電路結構包含有第一導通柱，該第一導通柱向上穿設于該頂介電層上且連接于該頂層電路與該內層電路之間，且該底層電路結構包含有第二導通柱，該第二導通柱向上穿設于該內介電層上且連接于該內層電路與該底層電路之間，該頂層電路經由該第一導通柱、該內層電路及該第二導通柱與該底層電路電連接。4.如權利要求1至3中任一項所述的可做電性測試的多層電路板，其特征在于，該導電止蝕層嵌設于該底介電層上。5.如權利要求1至3中任一項所述的可做電性測試的多層電路板，其特征在于，該導電止蝕層包含金、鎳、錫、鐵或鈦。6.如權利要求5所述的可做電性測試的多層電路板，其特征在于，該導電止蝕層包含有金層及鎳層，該鎳層連接于該金層與該底層電路之間。7.如權利要求1至3中任一項所述的可做電性測試的多層電路板，其特征在于還包含有防焊層，該防焊層暴露出該頂層電路且覆蓋該頂介電層。8.一種可做電性測試的多層電路板的制法，其特征在于，步驟包含：提供第一載板，其中，該第一載板包含有基板、導電層及金屬界面層，該導電層與該金屬界面層依序重疊于該基板上，該金屬接口層的底面可分離地與該導電層相接，且該金屬界面層具有導電性；電鍍該第一載板以形成重疊于該第一載板的...

【專利技術屬性】
技術研發人員：劉景寬，王招龍，張碩訓，呂育德，張金喜，
申請(專利權)人：景碩科技股份有限公司，
類型：發明
國別省市：中國臺灣,71