一種占空比可控的振蕩器電路制造技術

本發明專利技術提供了一種占空比可控的振蕩器電路，所述振蕩器電路包括振蕩環路電路、電平檢測電路、翻轉閾值檢測電路和誤差比較電路，其中，振蕩環路電路由奇數級反相器、充電電流源和放電電流源組成，電平檢測電路和翻轉閾值檢測電路同時連接誤差比較電路，振蕩環路電路產生的振蕩信號輸入到電平檢測電路，電平檢測電路輸出電平信號，翻轉閾值檢測電路輸出電壓信號，電壓信號與電平信號一起輸入到誤差比較電路中，誤差比較電路的輸出端連接到振蕩環路電路，調節振蕩環路電路中充電電流的大小。本發明專利技術實現了振蕩器電路最終輸出的時鐘信號占空比值保持在50%，且該占空比值不隨工藝的波形而發生變化。

An Oscillator Circuit with Controllable Duty Ratio

【技術實現步驟摘要】
一種占空比可控的振蕩器電路
本專利技術涉及模擬集成電路
，尤其涉及一種振蕩器電路，具體為一種占空比可控的振蕩器電路。
技術介紹
模擬集成電路中振蕩器是一種常見的電路，其作用是產生系統時鐘，其中一個重要的指標就是占空比（DutyCycle，簡稱DC）。占空比定義是在一個時鐘周期里，高電平時間占時鐘周期時間的比例，理想方波的占空比是50%。事實上，實際的振蕩器電路中，要想實現精確的50%附近的占空比是很困難的。如圖1所示，是現有的一種環形振蕩器結構示意圖。在該環形振蕩器結構中，三個反相器101、102、103的輸出端A、B、C輸入首尾相連，形成環形達到振蕩器的振蕩條件，形成周期振蕩信號，其中，輸出端C點的信號經過反相器104輸出時鐘信號CLK。參考電流114經過漏、柵短接的NMOS晶體管113產生偏置電壓信號VBN，偏置電壓端VBN連接到NMOS晶體管109、110、111、112的柵極；NMOS晶體管109的漏極連接到PMOS晶體管105的漏極和柵極產生偏置電壓VBP，偏置電壓端VBP連接到PMOS晶體管106、107、108的柵極。這樣，振蕩環路中的反相器101、102、103的充電電流分別由PMOS晶體管電流源106、107、108來提供，而放電電流分別由NMOS晶體管電流源110、111、112來提供。該振蕩器輸出時鐘信號CLK的周期與參考電流源114線性相關，但是其占空比DC，則與輸出級反相器104的翻轉閾值Vto，以及振蕩環路A、B、C點的中心電平直接相關。在電路設計時，滿足如下兩點，即可使得占空比等于50%：第一點，設計輸出級反相器104的翻轉閾值Vto等于電源電壓VDD的中心值VDD/2，此時，要求反相器104中的NMOS晶體管和PMOS晶體管導通能力相等，即μn*(VDD-Vtn)*(W/L)n=μp*(VDD-Vtp)*(W/L)p；第二點，設計振蕩環路中的反相器101、102、103中的充電電流與放電電流相等，即(W/L)109=(W/L)110=(W/L)111=(W/L)112，(W/L)105=(W/L)106=(W/L)107=(W/L)108，從而實現振蕩環路中，振蕩信號A、B、C點的中心電平VS為VDD/2。但是，實際工藝生產中，由于NMOS晶體管和PMOS晶體管受工藝波動影響不同，輸出級反相器104的翻轉閾值Vto和振蕩環路中振蕩信號A、B、C點的中心電平VS并不能一直都維持在VDD/2，比如：在工藝的SF（NMOSSlow，PMOSFast）時，輸出級反相器104的翻轉閾值變為>VDD/2，這樣，最終輸出的時鐘信號CLK占空比要比50%大；同樣，在工藝的FS（NMOSFast，PMOSSlow）時，輸出級反相器104的翻轉閾值變為<VDD/2，這樣，最終輸出的時鐘信號CLK占空比要比50%小。
技術實現思路
針對上述現有技術中存在的不足，本專利技術提出了一種占空比可控的振蕩器電路，其中，電平檢測電路和翻轉閾值檢測電路同時連接誤差比較電路，實現了振蕩器電路最終輸出的時鐘信號占空比保持在50%，而且該占空比值不隨工藝的波形而發生變化。為了達到上述技術目的，本專利技術所采用的技術方案是：一種占空比可控的振蕩器電路，所述振蕩器電路包括振蕩環路電路、電平檢測電路、翻轉閾值檢測電路和誤差比較電路，其中，振蕩環路電路由奇數級反相器、充電電流源和放電電流源組成，電平檢測電路和翻轉閾值檢測電路同時連接誤差比較電路，振蕩環路電路產生的振蕩信號輸入到電平檢測電路，電平檢測電路輸出電平信號，翻轉閾值檢測電路輸出電壓信號，電壓信號與電平信號一起輸入到誤差比較電路中，誤差比較電路的輸出端連接到振蕩環路電路，調節振蕩環路電路中充電電流的大小。優選地，所述振蕩器電路中，翻轉閾值檢測電路是由與輸出級反相器尺寸完全相同的PMOS晶體管和NMOS晶體管構成，PMOS晶體管的源極連接電源，NMOS晶體管的源極連接地線，PMOS晶體管和NMOS晶體管的柵極和漏極串聯在一起。優選地，所述振蕩器電路中，電平檢測電路為低通濾波器。優選地，所述振蕩器電路中，翻轉閾值檢測電路的翻轉閾值設置為固定值。優選地，所述振蕩器電路中，振蕩環路電路中的充電電流源由PMOS晶體管電流源提供。優選地，所述振蕩器電路中，振蕩環路電路中PMOS晶體管的柵極連接誤差比較電路輸出端。本專利技術由于振蕩器電路采用了上述電平檢測電路和翻轉閾值檢測電路同時連接誤差比較電路的結構，所獲得的有益效果是，實現了振蕩器電路最終輸出的時鐘信號占空比值保持在50%，且該占空比值不隨工藝的波形而發生變化。下面結合附圖和具體實施方式對本專利技術做進一步說明。附圖說明圖1是現有的振蕩器電路結構示意圖。圖2是本專利技術具體實施之一的振蕩器電路結構示意圖。圖3是本專利技術具體實施之二的振蕩器電路結構示意圖。具體實施方式參看圖2，為本專利技術具體實施之一的振蕩器電路結構示意圖。在該占空比可控的振蕩器電路結構中，三個奇數級反相器201、202、203的輸出端A、B、C輸入首尾相連，形成環形達到振蕩器的振蕩條件，并形成周期振蕩信號，奇數級反相器203的輸出端C的信號經過輸出級反相器204輸出時鐘信號CLK。參考電流214經過NMOS晶體管213的漏極和柵極產生偏置電壓VBN，偏置電壓端VBN連接到NMOS晶體管210、211、212的柵極；VREF與VS輸入到誤差放大器電路205輸出電壓VBP信號連接到PMOS晶體管206、207、208的柵極。這樣，振蕩環路電路中奇數級反相器201、202、203的充電電流，分別由PMOS晶體管電流源206、207、208來提供，而放電電流分別由NMOS管電流源210、211、212來提供。振蕩環路電路的振蕩信號A、B、C輸入到電平檢測電路209中，電平檢測電路209輸出電平信號VS。翻轉閾值檢測電路215輸出電壓信號VREF。電壓信號VREF與電平信號VS一起輸入到誤差放大器電路205中，誤差放大器電路205輸出信號VBP，其輸出端VBP連接到振蕩環路電路中PMOS晶體管206、207、208的柵極。如圖3所示，為本專利技術具體實施之二的振蕩器電路結構示意圖。該振蕩器電路結構中，301是電平檢測電路，302是誤差比較電路，303為翻轉閾值檢測電路。電平檢測電路301是由與上述圖2輸出級反相器204尺寸完全相同的二極管連接的PMOS晶體管303a和NMOS晶體管303b，在電源VDD和地線間串聯，即PMOS晶體管源極接電源VDD，NMOS晶體管的源極接地線，PMOS晶體管和NMOS晶體管的柵極和漏極都連接在一起，這樣二者的中心電壓VREF，這個電壓VREF值就等于輸出級反相器的翻轉閾值Vto。圖3中，301是電平檢測電路，是經過由三個電阻301a、301b、301c一端連接振蕩環路中振蕩信號A、B、C，另外一端短接到一起與電容301d串聯連接后接地線，從而構成了一個低通濾波電路，電容301d的上極板即為近似為直流值的電平VS，這個電平VS值與振蕩環路中振蕩信號的中心值相等。圖3中，302是誤差比較電路AMP。把電平信號VS與電壓信號VREF輸入到誤差放大器的正負輸入端NMOS晶體管302b、302c的柵極；PMOS晶體管302d、302e組成電流鏡本文檔來自技高網...

【技術保護點】
1.一種占空比可控的振蕩器電路，其特征在于，所述振蕩器電路包括振蕩環路電路、電平檢測電路、翻轉閾值檢測電路和誤差比較電路，其中，振蕩環路電路由奇數級反相器、充電電流源和放電電流源組成，電平檢測電路和翻轉閾值檢測電路同時連接誤差比較電路，振蕩環路電路產生的振蕩信號輸入到電平檢測電路，電平檢測電路輸出電平信號，翻轉閾值檢測電路輸出電壓信號，電壓信號與電平信號一起輸入到誤差比較電路中，誤差比較電路的輸出端連接到振蕩環路電路，調節振蕩環路電路中充電電流的大小。

【技術特征摘要】
1.一種占空比可控的振蕩器電路，其特征在于，所述振蕩器電路包括振蕩環路電路、電平檢測電路、翻轉閾值檢測電路和誤差比較電路，其中，振蕩環路電路由奇數級反相器、充電電流源和放電電流源組成，電平檢測電路和翻轉閾值檢測電路同時連接誤差比較電路，振蕩環路電路產生的振蕩信號輸入到電平檢測電路，電平檢測電路輸出電平信號，翻轉閾值檢測電路輸出電壓信號，電壓信號與電平信號一起輸入到誤差比較電路中，誤差比較電路的輸出端連接到振蕩環路電路，調節振蕩環路電路中充電電流的大小。2.如權利要求1所述的占空比可控的振蕩器電路，其特征在于，所述振蕩器電路中，翻轉閾值檢測電路是由與輸出級反相器尺寸完全相同的PMOS晶體管和NMOS晶...

【專利技術屬性】
技術研發人員：馬繼榮，武曉偉，
申請(專利權)人：北京同方微電子有限公司，
類型：發明
國別省市：北京,11