存儲結(jié)構(gòu)電荷保持性能的檢測方法及檢測裝置制造方法及圖紙

本發(fā)明專利技術(shù)涉及半導(dǎo)體制造技術(shù)領(lǐng)域，尤其涉及一種三維存儲器電荷保持性能的檢測方法及檢測裝置。所述存儲結(jié)構(gòu)電荷保持性能的檢測方法包括如下步驟：形成一存儲結(jié)構(gòu)，所述存儲結(jié)構(gòu)包括襯底、位于所述襯底表面的堆疊層以及覆蓋于所述堆疊層表面的絕緣層，所述堆疊層包括沿垂直于所述襯底的方向依次疊置的隧穿層、電荷捕獲層和阻擋層；施加一檢測電壓至所述存儲結(jié)構(gòu)；獲取所述存儲結(jié)構(gòu)放電過程中的放電電容隨時間變化的第一性能曲線。本發(fā)明專利技術(shù)提高了對存儲結(jié)構(gòu)電荷保持性能的檢測效率，降低了半導(dǎo)體器件的研發(fā)及制造成本。

Test method and device for charge retention performance of storage structure

【技術(shù)實現(xiàn)步驟摘要】
存儲結(jié)構(gòu)電荷保持性能的檢測方法及檢測裝置
本專利技術(shù)涉及半導(dǎo)體制造
，尤其涉及一種三維存儲器電荷保持性能的檢測方法及檢測裝置。
技術(shù)介紹
隨著技術(shù)的發(fā)展，半導(dǎo)體工業(yè)不斷尋求新的方式生產(chǎn)，以使得存儲器裝置中的每一存儲器裸片具有更多數(shù)目的存儲器單元。在非易失性存儲器中，例如NAND存儲器，增加存儲器密度的一種方式是通過使用垂直存儲器陣列，即3DNAND(三維NAND)存儲器；隨著集成度的越來越高，3DNAND存儲器已經(jīng)從32層發(fā)展到64層，甚至更高的層數(shù)。對3DNAND存儲器等存儲結(jié)構(gòu)電荷保持性能的檢測，是半導(dǎo)體工藝制程改進(jìn)和確定半導(dǎo)體產(chǎn)品良率的重要步驟。但是，當(dāng)前對存儲結(jié)構(gòu)電荷保持性能的檢測是在半導(dǎo)體產(chǎn)品制程工藝結(jié)束之后，即形成完整的半導(dǎo)體器件結(jié)構(gòu)之后，這種方式耗時較長，不利于存儲結(jié)構(gòu)工藝改進(jìn)效率的提高，而且還會增大半導(dǎo)體制程的成本。因此，如何提高對存儲結(jié)構(gòu)電荷保持性能檢測的效率，降低半導(dǎo)體制造成本，是目前亟待解決的技術(shù)問題。
技術(shù)實現(xiàn)思路
本專利技術(shù)提供一種存儲結(jié)構(gòu)電荷保持性能的檢測方法及檢測裝置，用于解決現(xiàn)有方法對存儲結(jié)構(gòu)電荷保持性能的檢測效率低的問題，并降低半導(dǎo)體制造成本。為了解決上述問題，本專利技術(shù)提供了一種存儲結(jié)構(gòu)電荷保持性能的檢測方法，包括如下步驟：形成一存儲結(jié)構(gòu)，所述存儲結(jié)構(gòu)包括襯底、位于所述襯底表面的堆疊層以及覆蓋于所述堆疊層表面的絕緣層，所述堆疊層包括沿垂直于所述襯底的方向依次疊置的隧穿層、電荷捕獲層和阻擋層；施加一檢測電壓至所述存儲結(jié)構(gòu)；獲取所述存儲結(jié)構(gòu)放電過程中的放電電容隨時間變化的第一性能曲線。可選的，形成一存儲結(jié)構(gòu)的具體步驟包括：提供一襯底；依次沉積所述隧穿層、所述電荷捕獲層和所述阻擋層于所述襯底表面，形成所述堆疊層；形成覆蓋所述阻擋層表面的所述絕緣層。可選的，所述襯底表面還包括自然氧化層，所述堆疊層位于所述自然氧化層表面。可選的，施加一檢測電壓至所述存儲結(jié)構(gòu)之前，還包括如下步驟：獲取所述存儲結(jié)構(gòu)充電過程中充電電容隨電壓變化的第二性能曲線；分析所述第二性能曲線，以所述充電電容開始保持穩(wěn)定時所對應(yīng)的電壓作為所述檢測電壓。可選的，施加一檢測電壓至所述存儲結(jié)構(gòu)的具體步驟包括：采用汞探針施加一檢測電壓至所述存儲結(jié)構(gòu)。可選的，獲取所述存儲結(jié)構(gòu)放電過程中的放電電容隨時間變化的特性曲線之前，還包括如下步驟：判斷所述檢測電壓施加的時間是否達(dá)到預(yù)設(shè)時間，若是，則停止施加所述檢測電壓。可選的，所述預(yù)設(shè)時間為5s～15s。可選的，所述襯底為多晶硅襯底。為了解決上述問題，本專利技術(shù)還提供了一種存儲結(jié)構(gòu)電荷保持性能的檢測裝置，包括：處理模塊，用于向一存儲結(jié)構(gòu)施加檢測電壓，所述存儲結(jié)構(gòu)包括襯底、位于所述襯底表面的堆疊層以及覆蓋于所述堆疊層表面的絕緣層，所述堆疊層包括沿垂直于所述襯底的方向依次疊置的隧穿層、電荷捕獲層和阻擋層；獲取模塊，用于獲取所述存儲結(jié)構(gòu)放電過程中的放電電容隨時間變化的第一性能曲線。可選的，所述獲取模塊還用于獲取所述存儲結(jié)構(gòu)充電過程中充電電容隨電壓變化的第二性能曲線；所述存儲結(jié)構(gòu)電荷保持性能的檢測裝置還包括：分析模塊，用于分析所述第二性能曲線，獲取所述充電電容開始保持穩(wěn)定時所對應(yīng)的電壓，并獲取的電壓作為所述檢測電壓。可選的，所述處理模塊包括汞探針，所述汞探針用于施加所述檢測電壓至所述存儲結(jié)構(gòu)。可選的，所述處理模塊還用于判斷所述檢測電壓施加的時間是否達(dá)到預(yù)設(shè)時間，若是，則停止施加所述檢測電壓。可選的，所述預(yù)設(shè)時間為5s～15s。可選的，所述襯底為多晶硅襯底。本專利技術(shù)提供的存儲結(jié)構(gòu)電荷保持性能的檢測方法及檢測裝置，通過形成存儲結(jié)構(gòu)，且所述存儲結(jié)構(gòu)中包括堆疊層中的阻擋層、電荷捕獲層和隧穿層，利用存儲結(jié)構(gòu)在放電過程中電容隨時間變化的第一性能曲線，可以獲知電荷捕獲層的電荷保持性能，即在堆疊層中若干膜層的研發(fā)階段即可獲知存儲結(jié)構(gòu)的電荷保持性能，無需形成完整的半導(dǎo)體器件結(jié)構(gòu)，從而提高了對存儲結(jié)構(gòu)電荷保持性能的檢測效率，降低了半導(dǎo)體器件的研發(fā)及制造成本。附圖說明附圖1是本專利技術(shù)具體實施方式中存儲結(jié)構(gòu)電荷保持性能的檢測方法流程圖；附圖2是本專利技術(shù)具體實施方式中存儲結(jié)構(gòu)的示意圖；附圖3是本專利技術(shù)具體實施方式中存儲結(jié)構(gòu)電荷保持性能的檢測方法原理示意圖；附圖4是本專利技術(shù)具體實施方式中一第二性能曲線示意圖；附圖5是本專利技術(shù)具體實施方式中一第一性能曲線示意圖；附圖6是本專利技術(shù)具體實施方式中存儲結(jié)構(gòu)電荷保持性能的檢測裝置的結(jié)構(gòu)框圖。具體實施方式下面結(jié)合附圖對本專利技術(shù)提供的存儲結(jié)構(gòu)電荷保持性能的檢測方法及檢測裝置的具體實施方式做詳細(xì)說明。在3DNAND存儲器等三維存儲器中，溝道孔內(nèi)的存儲串包括沿所述溝道孔的徑向方向依次疊置的阻擋層、電荷捕獲層、隧穿層和溝道層。然而，存儲串中所述電荷捕獲層的電荷保持性能是評價三維存儲器性能的重要指標(biāo)。但是，當(dāng)前對所述電荷捕獲層的電荷保持性能的檢測是在三維存儲器制程工藝結(jié)束之后，即在所述溝道孔內(nèi)形成完整的所述存儲串的結(jié)構(gòu)之后，這種方式耗時較長，不利于存儲結(jié)構(gòu)工藝改進(jìn)效率的提高，而且還會導(dǎo)致半導(dǎo)體制程的成本增加。為了解決上述問題，提高對存儲結(jié)構(gòu)電荷保持性能的檢測效率，本具體實施方式提供了一種存儲結(jié)構(gòu)電荷保持性能的檢測方法，附圖1是本專利技術(shù)具體實施方式中存儲結(jié)構(gòu)電荷保持性能的檢測方法流程圖，附圖2是本專利技術(shù)具體實施方式中存儲結(jié)構(gòu)的示意圖。如圖1、圖2所示，本具體實施方式提供的存儲結(jié)構(gòu)電荷保持性能的檢測方法，包括如下步驟：步驟S11，形成一存儲結(jié)構(gòu)，所述存儲結(jié)構(gòu)包括襯底20、位于所述襯底20表面的堆疊層21以及覆蓋于所述堆疊層21表面的絕緣層22，所述堆疊層21包括沿垂直于所述襯底20的方向依次疊置的隧穿層211、電荷捕獲層212和阻擋層213。可選的，形成一存儲結(jié)構(gòu)的具體步驟包括：提供一襯底20；依次沉積所述隧穿層211、所述電荷捕獲層212和所述阻擋層213于所述襯底20表面，形成所述堆疊層21；形成覆蓋所述阻擋層213表面的所述絕緣層22。具體來說，可以采用化學(xué)氣相沉積工藝、物理氣相沉積工藝或者原子層沉積工藝依次沉積所述隧穿層211、所述電荷捕獲層212和所述阻擋層213于所述襯底20表面。所述隧穿層211的材料可以為氧化物材料，所述電荷捕獲層212的材料可以為氮化物材料，所述阻擋層213的材料可以為氧化物材料。所述絕緣層22的材料也可以為氧化物材料，例如氧化鋁。在本具體實施方式中，為了與所述3DNAND存儲器中溝道孔內(nèi)的存儲串結(jié)構(gòu)更接近，從而提高檢測結(jié)果的可靠性，可選的，所述襯底20為多晶硅襯底。在本具體實施方式中，所述隧穿層211、所述電荷捕獲層212和所述阻擋層213的厚度優(yōu)選為與預(yù)形成的3DNAND存儲器中溝道孔內(nèi)存儲串中對應(yīng)層的結(jié)構(gòu)相同。本文檔來自技高網(wǎng)...

【技術(shù)保護(hù)點】
1.一種存儲結(jié)構(gòu)電荷保持性能的檢測方法，其特征在于，包括如下步驟：/n形成一存儲結(jié)構(gòu)，所述存儲結(jié)構(gòu)包括襯底、位于所述襯底表面的堆疊層以及覆蓋于所述堆疊層表面的絕緣層，所述堆疊層包括沿垂直于所述襯底的方向依次疊置的隧穿層、電荷捕獲層和阻擋層；/n施加一檢測電壓至所述存儲結(jié)構(gòu)；/n獲取所述存儲結(jié)構(gòu)放電過程中的放電電容隨時間變化的第一性能曲線。/n

【技術(shù)特征摘要】
1.一種存儲結(jié)構(gòu)電荷保持性能的檢測方法，其特征在于，包括如下步驟：
形成一存儲結(jié)構(gòu)，所述存儲結(jié)構(gòu)包括襯底、位于所述襯底表面的堆疊層以及覆蓋于所述堆疊層表面的絕緣層，所述堆疊層包括沿垂直于所述襯底的方向依次疊置的隧穿層、電荷捕獲層和阻擋層；
施加一檢測電壓至所述存儲結(jié)構(gòu)；
獲取所述存儲結(jié)構(gòu)放電過程中的放電電容隨時間變化的第一性能曲線。


2.根據(jù)權(quán)利要求1所述的存儲結(jié)構(gòu)電荷保持性能的檢測方法，其特征在于，形成一存儲結(jié)構(gòu)的具體步驟包括：
提供一襯底；
依次沉積所述隧穿層、所述電荷捕獲層和所述阻擋層于所述襯底表面，形成所述堆疊層；
形成覆蓋所述阻擋層表面的所述絕緣層。


3.根據(jù)權(quán)利要求1所述的存儲結(jié)構(gòu)電荷保持性能的檢測方法，其特征在于，所述襯底表面還包括自然氧化層，所述堆疊層位于所述自然氧化層表面。


4.根據(jù)權(quán)利要求1所述的存儲結(jié)構(gòu)電荷保持性能的檢測方法，其特征在于，施加一檢測電壓至所述存儲結(jié)構(gòu)之前，還包括如下步驟：
獲取所述存儲結(jié)構(gòu)充電過程中充電電容隨電壓變化的第二性能曲線；
分析所述第二性能曲線，以所述充電電容開始保持穩(wěn)定時所對應(yīng)的電壓作為所述檢測電壓。


5.根據(jù)權(quán)利要求1所述的存儲結(jié)構(gòu)電荷保持性能的檢測方法，其特征在于，施加一檢測電壓至所述存儲結(jié)構(gòu)的具體步驟包括：
采用汞探針施加一檢測電壓至所述存儲結(jié)構(gòu)。


6.根據(jù)權(quán)利要求1所述的存儲結(jié)構(gòu)電荷保持性能的檢測方法，其特征在于，獲取所述存儲結(jié)構(gòu)放電過程中的放電電容隨時間變化的特性曲線之前，還包括如下步驟：
判斷所述檢測電壓施加的時間是否達(dá)到預(yù)設(shè)時間，若是，則停止施加所述檢測電壓。

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：周陽，霍季萍，
申請(專利權(quán))人：長江存儲科技有限責(zé)任公司，
類型：發(fā)明
國別省市：湖北;42