【技術實現步驟摘要】
系統級芯片中的一種信號輸出控制電路
本專利技術對系統級芯片(SOC)設計了一種信號輸出控制方式，是一種可以產生特定信號激勵的控制電路。通過寄存器或者存儲器設定一系列的數字信號編碼數據，控制電路可以自動將數據按照地址順序快速讀取出來作特定的邏輯處理并將與之對應的狀態輸出到外部管腳上。
技術介紹
隨著集成電路的廣泛應用，芯片之間以及系統之間都需要通過各種接口來進行連接、控制和通信。本專利技術可以通過簡單的方式設計出既特殊又靈活的激勵信號組群來對下級電路實現驅動。傳統芯片的實現方式一般是針對特定協議來設計相應的知識產權（IP）電路，或者是通過軟件編程來模擬實現特定的通信協議。對于硬件IP來講，只可以做到針對特定接口的實現功能，目標單一無法拓展功能接口的應用；對于軟件設計的接口實現來講，一方面會消耗處理器（CPU）的開銷，另一方面指令流水的時間開銷也會造成輸出激勵的速度有限。本方案在產生激勵信號方面既保留了軟件實現的靈活通用性，也保留了硬件實現的高速性能以及可以與CPU等其他主控電路并行執行的效果。本方案靈活性很大，用途也很廣泛，可以做到一些前述軟硬件都無法實現的功能。比如可以根據邏輯分析儀采集出來的某些特定激勵實現信號復制，該芯片可以預存邏輯分析儀的采集數據，然后通過該控制電路復制出類似的激勵。并可以通過修改預存數據，來改變通訊接口上的任何數據信號，地址信號和控制信號的時序，可以實現對芯片接口的時序分析，兼容性分析，協議分析以及對下端芯片做時序攻擊。本方案的另一大優點是電路簡單易實現，集成在SOC芯片內部可...
【技術保護點】
1.一種可以產生特定信號激勵的控制電路。/n
【技術特征摘要】
1.一種可以產生特定信號激勵的控制電路。
2.包括編碼存儲部分，主控電路部分，時鐘部分和輸出部分，主控電路和輸出部分置于系統級芯片內部，編碼存儲部分和時鐘部分可以置于系統級芯片外部，也可以置于系統級芯片內部。
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。