一種實時時鐘的數字校準方法及電路技術

本發明專利技術涉及集成電路設計技術領域，公開了一種實時時鐘的數字校準方法及電路。包括：計數單元、校準值配置單元、譯碼單元、對比單元、校準脈沖產生單元和邏輯與單元。首先，通過計數單元產生校準窗口(每2

【技術實現步驟摘要】
一種實時時鐘的數字校準方法及電路
本專利技術涉及時鐘校準
，特別涉及一種高精度、均勻的實時時鐘數字校準方法及電路。
技術介紹
實時時鐘芯片是日常生活中應用最為廣泛的消費類電子產品之一。它為人們提供精確的實時時間，或者為電子系統提供精確的時間基準，適合于一切需要低功耗及準確計時的場合。目前實時時鐘芯片大多采用精度較高的晶體振蕩器作為時鐘源，而晶振會受到外部環境如溫度、濕度和老化等因素的影響，時鐘頻率無法保持在期望值，隨著使用時間變長，就會導致時鐘計時越來越不準，誤差越來越大。因此，為了解決實時時鐘受晶振誤差影響，計時不準的問題，本專利技術提出一種實時時鐘的數字校準方法及電路。
技術實現思路
本專利技術要解決的技術問題是提供一種實時時鐘的數字校準方法，當實時時鐘芯片的晶振受外部環境因素影響誤差較大時，通過數字校準的方式進行靈活、均勻調整，保證實時時鐘準確計時。本專利技術包括以下內容：包括：計數單元、校準值配置單元、譯碼單元、對比單元、校準脈沖產生單元和邏輯與單元。首先，通過計數單元產生校準窗口(221個源時鐘周期)；其次，通過校準值配置單元配置校準值(校準窗口內要減少的時鐘脈沖數)；再次，譯碼單元對所配置校準值進行譯碼得到譯碼值(校準值對應的校準窗口計數值)；然后，通過對比單元進行對比，匹配后產生校準脈沖；最后，通過邏輯與單元將校準脈沖產生單元和源時鐘進行邏輯與得到校準后時鐘。該方法可以實現對實時時鐘的高精度均勻數字校準，校準精度達到0.477ppm，校準范圍為0～487.971ppm，可滿足大多數應用的需求。附圖說明圖1為實時時鐘校準電路的電路結構圖；圖2為實時時鐘校準電路的校準波形示意圖。具體實施方式下面結合附圖與具體實施方式對本專利技術作進一步詳細的說明：本專利技術一種實時時鐘的數字校準方法及電路的電路結構如圖1所示，包括：計數單元、校準值配置單元、譯碼單元、對比單元、校準脈沖產生單元和邏輯與單元。計數單元的一端與源時鐘相連，產生校準窗口，另一端與對比單元相連；校準值配置單元用于配置校準值，與譯碼單元相連；譯碼單元的一端與校準值配置單元相連，用于對配置校準值進行譯碼，另一端與對比單元相連；對比單元的一端與計數單元相連，另一端與譯碼單元相連，將譯碼值與計數值進行對比；校準脈沖產生單元的一端與對比單元相連，當對比結果匹配后產生校準脈沖，另一端與邏輯與單元相連；邏輯與單元的一端與源時鐘相連，一端與校準脈沖產生單元相連，通過校準脈沖與源時鐘邏輯與，最終得到校準后時鐘。首先，通過計數單元產生校準窗口；其次，通過校準值配置單元配置校準值；再次，譯碼單元對所配置校準值進行譯碼得到譯碼值；然后，通過對比單元進行對比，匹配后產生校準脈沖；最后，通過邏輯與單元將校準脈沖產生單元和源時鐘進行邏輯與得到校準后時鐘。通過以下五個步驟實現：步驟1、通過計數單元產生校準窗口，采用21bit計數器進行周期性計數，每221源時鐘周期為一個校準窗口。步驟2、根據實際校準需求，通過校準值配置單元配置期望的校準值，即配置校準窗口內需要減少的時鐘脈沖個數，范圍為0～1023個。步驟3、通過譯碼單元對步驟2得到的校準值進行譯碼，實現如下：校準值配置為1(減少1個源時鐘脈沖)時，對應譯碼單元譯碼計數值為0x100000；校準值配置為2(減少2個源時鐘脈沖)時，對應譯碼單元譯碼計數值為0x80000、0x180000；校準值配置為3(減少3個源時鐘脈沖)時，對應譯碼單元譯碼計數值為0x80000、0x100000、0x180000；依次類推，校準值配置為512(減少512個源時鐘脈沖)時，對應譯碼單元譯碼值低12bit保持為0x800；結合以上譯碼方式，通過校準值配置單元最多可配置在校準窗口內減少1023個源時鐘脈沖，并且保證譯碼單元的譯碼值均勻分布在校準窗口內，從而使校準分布均勻。步驟4、通過對比單元實現對步驟3得到的譯碼值與步驟1的計數單元計數值對比，產生校準脈沖。當譯碼值與計數單元計數值匹配后，通過源時鐘下降沿觸發產生一個校準脈沖。如圖2，描述了實時時鐘電路的校準波形示意圖，圖中org_clk是源時鐘，bit21_cntr是計數單元計數器值，cal_puls表示校準脈沖；圖2對校準過程進行舉例說明，校準值配置單元配置為2，表示在221計數周期內減少2個源時鐘脈沖，均勻分布在0x80000、0x180000處，由時鐘下降沿觸發產生cal_puls。步驟5、校準電路實現對步驟4得到的校準脈沖與源時鐘邏輯與，得到校準后時鐘。如圖2所示，步驟3得到的校準脈沖cal_puls與源時鐘org_clk邏輯與，最終得到校準后時鐘cal_clk。以上通過具體實施方式和實施例對本專利技術進行了詳細的說明，但這些并非構成對本專利技術的限制。在不脫離本專利技術原理的情況下，本領域的技術人員還可做出許多變形和改進，這些也應視為本專利技術的保護范圍。本文檔來自技高網...

【技術保護點】
1.一種實時時鐘的數字校準方法，其特征在于，通過軟硬件協同工作方式對實時時鐘進行一系列均勻分布的數字校準，通過如下步驟實現：/n步驟1、通過計數單元產生校準窗口；/n步驟2、根據實際校準需求，通過校準值配置單元配置期望的校準值；/n步驟3、通過譯碼單元對校準值進行譯碼；/n步驟4、通過對比單元實現譯碼值與計數單元計數值對比，產生校準脈沖；/n步驟5、通過邏輯與單元實現校準脈沖與源時鐘邏輯與，得到校準后時鐘。/n

【技術特征摘要】
1.一種實時時鐘的數字校準方法，其特征在于，通過軟硬件協同工作方式對實時時鐘進行一系列均勻分布的數字校準，通過如下步驟實現：
步驟1、通過計數單元產生校準窗口；
步驟2、根據實際校準需求，通過校準值配置單元配置期望的校準值；
步驟3、通過譯碼單元對校準值進行譯碼；
步驟4、通過對比單元實現譯碼值與計數單元計數值對比，產生校準脈沖；
步驟5、通過邏輯與單元實現校準脈沖與源時鐘邏輯與，得到校準后時鐘。


2.根據權利要求1所述的數字校準方法，其特征在于，所述步驟1、通過計數單元產生校準窗口：采用21bit計數器進行周期性計數，每221源時鐘周期為一個校準窗口。


3.根據權利要求1所述的數字校準方法，其特征在于，所述步驟2、根據實際校準需求，通過校準值配置單元配置期望的校準值：通過校準值配置單元設定校準值，即校準窗口內需要減少的時鐘脈沖個數，范圍為0～1023個。


4.根據權利要求1所述的數字校準方法，其特征在于，所述步驟3、通過譯碼單元對校準值進行譯碼：譯碼單元對所配置校準值進行...

【專利技術屬性】
技術研發人員：孟得光，舒海軍，鄒偉玉，吳延科，
申請(專利權)人：上海華虹集成電路有限責任公司，
類型：發明
國別省市：上海;31