快閃式內存及操作一快閃式內存的方法技術

本發明專利技術提供一種操作一快閃式內存的方法。該快閃式內存包含一控制器、一快取區及多個區塊。借由利用一快取區自主機預先加載數據，可使控制器的緩沖區小于單一區塊的容量或者完全省掉緩沖區，而數據傳輸仍能保持順利進行。

【技術實現步驟摘要】

本專利技術是關于一種操作一快閃式內存的方法。更具體而言，本專利技術是關于 一種操作一具有一快取區及多個不同區塊的快閃式內存的方法。
技術介紹
在世界各地所廣泛使用的快閃式內存配備有一控制器及緩沖區。通常，在存取快閃式內存時，控制器將數據從主機預先加載緩沖區中。然后，控制器將預先加載的數據通過一快取區寫入至快閃式內存的各區塊。因此，緩沖區容量 不能小于單一區塊。隨著半導體技術的發展，區塊容量隨之增大，且快閃式內存的密度亦在增 大。為確保順利進行數據傳輸，區塊容量的增大使得亦必需增大緩沖區的容量。 然而，使用愈大的緩沖區即意味著控制器的制造成本愈高。因此，在不增大緩沖區容量的情況下使數據傳輸順利進行甚為重要。
技術實現思路
本專利技術的主要目的是提供一種操作一快閃式內存的方法。該快閃式內存包 含一快取區，該快取區用以于數據傳輸期間在將數據儲存于快閃式內存中之前 從主機預先加載該數據。借由使用快取區，該快閃式內存的控制器可不再使用緩沖區，或者可使用 一小于快閃式內存單一區塊的緩沖區。由此使數據傳輸保持順利進行。為達成 該目的，將該內存的各區塊劃分成不同的數據傳輸類別。在參閱圖式及隨后描述的實施方式后，此
具有通常知識者便可了 解本專利技術的其它目的，以及本專利技術的技術手段及實施態樣。附圖說明圖1為本專利技術的一較佳實施例；圖2a-2c為該較佳實施例的操作的例示圖3為圖l所示較佳實施例的操作的一流程圖;圖4為本專利技術的另一較佳實施例；以及圖5為圖4所示較佳實施例的操作的一流程圖。主要組件符號說明1:'決閃式內存2:快閃式內存ll-控制器12:區塊儲存區lS:快取區21:控制器22:區塊儲存區23:快取區101:數據102:數據120:區塊121:第二區域122::第一區域123:第三區域201:數據211:緩沖區221:第二區域222:第一區域223:第三區域具體實施例方式在下文說明中，將參照實施例來說明本專利技術，其是關于一種操作一快閃式 內存的方法以及一種用于以新穎方式儲存數據的快閃式內存。然而，本專利技術的 實施例并非用以將本專利技術限定至任何特定的環境、應用或實施方式。因此，下 文對實施例的說明僅是出于闡釋而非限定目的。需說明者，在以下實施例及圖 式中，與本專利技術非直接相關的組件已省略而未顯示。圖1是顯示本專利技術的較佳實施例，其為一快閃式內存1，包含一控制器11、一區塊儲存區12、以及一快取區13。區塊儲存區12包含多個區塊，例如圖l 中所示的區塊120。各該區塊的容量適可分為多個分頁，其中各該分頁包含多 個區段。在該較佳實施例中， 一個分頁包含八個區段。更具體而言，對于多級 儲存(multi-level-cell; MLC)快閃式內存， 一個區塊包含128個分頁。區塊儲存區12是用以儲存來自主機的數據，耦合至區塊儲存區12及控制 器11的快取區13則用以預先加載該數據。耦合至快取區13的控制器11是用 以判斷該數據的容量是否滿足一預定規則，以產生一判斷結果并根據該判斷結 果而將該數據置入該快取區。該預定規則及該判斷結果的詳情將于下文予以說 明。在寫入周期期間，快閃式內存l從主機(例如一PC)接收數據101，同時 控制器11通過快取區13將數據101置入區塊儲存區12。由于控制器11每次 僅將一個分頁寫入區塊儲存區12中，因而快取區13中被置入區塊儲存區12 中的預先加載的數據101等于一個分頁。在這種情形中， 一個分頁可保持4K 字節的數據。當來自主機的數據101不足一分頁時，控制器11便將數據101預先加載 快取區13中，從區塊儲存區12取出臨時數據，并發送該臨時數據至快取區13 以填補該分頁。然后，控制器11寫入數據101及該臨時數據至區塊儲存區12 的一區塊。為達成上述操作，控制器11將區塊儲存區12劃分成三種區塊。在圖2a-2c 中，區塊儲存區12包含一第二區域121、 一第一區域122及一第三區域123。 第一區域122、第二區域121及第三區域123分別包含至少一區塊。以下實例 是例示快閃式內存1的操作。假定數據101僅包含六個區段而不足一個完整分 頁的八個區段，圖2a例示控制器11將數據101置入快取區13。圖2b例示控 制器11從第三區域123取出具有二區段的數據102，并發送至快取區13。數 據102先前是儲存于第三區域123中并相關于數據101。數據102被標記為數 據101的補充數據。 一旦數據101被傳輸至控制器11，控制器便決定自第三區 域123取出數據102。圖2c例示控制器11寫入一個兼具數據101及數據102 的分頁至第一區域122。當第一區域122達到其具有多個分頁的容量時，控制 器11便移除第一區域122的內容并將其置于第二區域121中。然后，第一區 域122便能夠自主機接收新數據。亦即，控制器11先將數據置入第一區域122, 然后于第一區域122填滿時將該數據移動至第二區域121。當第一區域122接收到具有冗余區段的數據時，該數據并不包含完整的分 頁。因此，控制器11不將具有冗余區段的數據寫入第一區域122，而是寫入第 三區域123。亦即，控制器11將該數據置入第一區域122，然后于第一區域122 未填滿時將該數據移動至第三區域12。在該實施例中，快閃式內存1的控制器 11不需要使用一緩沖區暫時儲存來自主機的數據。快閃式內存1的快取區13 被分配用以于數據被寫入區塊儲存區12的前緩沖該數據。圖3顯示快閃式內存1的操作的一流程圖。在步驟111中，由控制器11 接收具有冗余區段的數據，其中該數據并不包含完整的分頁。在步驟112中， 將該具有冗余區段的數據暫時儲存于快取區13中。在步驟113中，將該具有 冗余區段的數據寫入至第三區域123。圖4顯示本專利技術的另一較佳實施例。該較佳實施例為一快閃式內存2，包 含一控制器21、 一區塊儲存區22及一快取區23。區塊儲存區22包含多個區 塊。各區塊的容量適可分為多個分頁，其中各分頁分別包含多個區段。如上所 述，對于多級儲存快閃式內存， 一個區塊包含128個分頁，且該16千兆位內 存包含4096個區塊。與前一實施例的主要區別在于，此處的控制器21包含一 緩沖區211。區塊儲存區22包含一第二區域221、 一第一區域222及一第三區 域223。各區塊適可分為多個具有不同地址的分頁。快閃式內存2從一主機接 收數據201。圖5顯示快閃式內存2的操作的一流程圖。將數據201在通過快取區23 傳輸至區塊儲存區22之前暫時儲存于緩沖區211中。在步驟301中，主機決 定第一區域222中用于傳輸數據201的至少一地址。在步驟302中，主機將數 據201傳輸至控制器21的緩沖區211。在步驟303中，控制器21產生一判斷 結果，以指示數據201的傳輸是否使用先前數據，該先前數據是儲存于第二區 域221或第三區域223中。若數據201的傳輸是使用先前數據一此意味著數據 201將從快取區23的中間位置寫入快取區23，則執行步驟304以增加一補充 數據至數據201,藉以填充快取區23的中間位置之前的空位。然后，執行步驟 305，以將數據201自緩沖區211寫入至快取區23。而若數據201的傳輸未使 用先前數據，則在步驟303之后緊接著執行步驟305。在步驟306中，控制器本文檔來自技高網...

【技術保護點】
一種快閃式內存，連接至一主機，其特征在于，所述快閃式內存包含：　一區塊儲存區，用以儲存來自所述主機的數據；　一快取區，耦合至所述區塊儲存區，用以預先加載所述數據；以及　一控制器，耦合至所述快取區，用以決定所述數據的一容量是否符合一預定規則，并產生一判斷結果，且根據所述判斷結果，將所述數據置入所述快取區。

【技術特征摘要】
...

【專利技術屬性】
技術研發人員：陳家新，李俊坤，
申請(專利權)人：慧榮科技股份有限公司，
類型：發明
國別省市：71[中國|臺灣]