一種共享總線信號(hào)輸出的方法及其裝置制造方法及圖紙

本發(fā)明專利技術(shù)公開了一種共享總線信號(hào)輸出的方法及其裝置，應(yīng)用于通信技術(shù)中的三態(tài)總線；所述方法包括步驟：信號(hào)產(chǎn)生單元對(duì)待發(fā)送使能信號(hào)及待發(fā)送數(shù)據(jù)信號(hào)進(jìn)行處理，并且輸出待發(fā)送使能信號(hào)至延遲單元，及輸出待發(fā)送數(shù)據(jù)信號(hào)至三態(tài)單元；延遲單元對(duì)接收到的所述待發(fā)送使能信號(hào)進(jìn)行延遲處理，并且輸出使能信號(hào)至所述三態(tài)單元；三態(tài)單元將接收到的所述使能信號(hào)和待發(fā)送數(shù)據(jù)信號(hào)轉(zhuǎn)化為具有三態(tài)特性的輸出信號(hào)。采用上述方案，三態(tài)總線上的電荷可以得到及時(shí)有效的釋放，且在共享總線無效時(shí)，可以保持?jǐn)?shù)據(jù)輸出信號(hào)為恒低電平，從而對(duì)后級(jí)輸入設(shè)備的正常工作起到很好地保護(hù)作用。

【技術(shù)實(shí)現(xiàn)步驟摘要】

本專利技術(shù)涉及通信
，尤其涉及一種共享總線信號(hào)輸出的方法及 其裝置。
技術(shù)介紹
三態(tài)驅(qū)動(dòng)器，即三態(tài)單元，如圖1所示，是通信設(shè)備和其它電子裝置 常用的一種驅(qū)動(dòng)器，三態(tài)驅(qū)動(dòng)器可以工作在三種狀態(tài)下，其具有輸入端、 輸出端和使能端，其中，使能端提供使能信號(hào)，用于控制三態(tài)驅(qū)動(dòng)器的輸出信號(hào)；當(dāng)使能端處于第一狀態(tài)時(shí)，該三態(tài)驅(qū)動(dòng)器輸出處于高阻模式，表 示其輸出端呈開路狀態(tài)；當(dāng)使能端處于第二狀態(tài)時(shí)，設(shè)備處于正常輸出狀 態(tài)，輸入端上的數(shù)據(jù)或者信號(hào)可以傳遞到輸出端上，且與數(shù)據(jù)或者信號(hào)的 電平類型無關(guān)。對(duì)三態(tài)驅(qū)動(dòng)器的控制，通常利用高電平(邏輯1)或 者低電平(邏輯0)信號(hào)來實(shí)現(xiàn)，如圖2和圖3所示，且該信號(hào)由主 控設(shè)備提供。三態(tài)驅(qū)動(dòng)器，由于其具有三態(tài)的特性，因此，可以用于輸出總線共享。 當(dāng)多個(gè)輸出設(shè)備需要共用一個(gè)輸出端時(shí)，可以通過三態(tài)驅(qū)動(dòng)器將這些輸出 設(shè)備的輸出端連接起來，構(gòu)成一個(gè)共享輸出端；當(dāng)其中一個(gè)設(shè)備需要使用 這個(gè)共享輸出端時(shí)，可以通過將其他設(shè)備與三態(tài)驅(qū)動(dòng)器相連接的輸出端置為高阻模式來實(shí)現(xiàn)。但是，當(dāng)需要該共享輸出端正常輸出信號(hào)時(shí)，則只需 保證這些設(shè)備中最多只有一個(gè)設(shè)備處于正常輸出狀態(tài)(即使能端處于第二 狀態(tài))，而其它設(shè)備處于高阻輸出狀態(tài)(即使能端處于第一狀態(tài))就可實(shí)現(xiàn)。 然而，當(dāng)所有總線共享輸出端的設(shè)備均處于高阻輸出狀態(tài)時(shí)，此時(shí)總線也處于高阻輸出狀態(tài)，又由于高阻抗的特性，總線上的電荷只能緩慢釋 放，如圖5所示。通常在三態(tài)總線上設(shè)有上拉或者下拉的電阻，現(xiàn)以三態(tài)總線上設(shè)有下拉電阻為例，分析總線共享上的電荷緩慢釋放的原因如圖4所示，總線上的電荷主要通過下拉電阻R釋放，考慮總線的寄 生電容C,即輸入等效電容C，總線上電荷釋放時(shí)間RC的乘積會(huì)很大，此 時(shí)，總線上信號(hào)下降沿的變化速度緩慢；假設(shè)R-10K, C=100pF，則RC = 1000ns,也就是說，此時(shí)的電荷從最大電荷釋放為剩余1/e電荷所需時(shí)間為 1000ns,這就是三態(tài)共享輸出端高阻狀態(tài)下的信號(hào)下降沿變化速度緩慢的原 因。然而，不少器件手冊(cè)對(duì)輸入信號(hào)的下降沿明確提出了相應(yīng)要求，TI的 SN54LVT16245B器件手冊(cè)明確提到，輸入信號(hào)的下降沿的速度變化最大為 10ns/V。如果輸入信號(hào)較長時(shí)間停留在VIL和VIH電平之間時(shí)，將導(dǎo)致門限出 現(xiàn)判決情況；同時(shí)，對(duì)于一些諸如CMOS類Bi-CMOS的器件，長時(shí)間處 于VIL和VIH電平之間，其PMOS和NMOS管會(huì)同時(shí)打開，從而會(huì)導(dǎo)致 功耗增加；如果是很多線路一起工作的總線芯片，將會(huì)帶來更大的功耗增 加問題，且長時(shí)間處于大功耗狀態(tài)下會(huì)縮短器件使用壽命，甚至有可能導(dǎo) 致器件損壞。因此，有必要采取一些措施，解決輸出設(shè)備三態(tài)共享總線后所引入的 高阻輸出狀態(tài)下的信號(hào)下降沿變化速度緩慢的問題，傳統(tǒng)處理的方法分為以下兩類第一類，增加具有施密特觸發(fā)特性的器件作為前級(jí)處理，如圖6所示， 避免因信號(hào)下降沿變化速度緩慢而引入的上述問題；經(jīng)處理后的電平信號(hào) 符合后級(jí)輸入設(shè)備的使用要求；然而，這一方法的缺點(diǎn)是需要增加額外的硬件，增大了成本，尤其是 當(dāng)設(shè)計(jì)完全定型后，無法添加施密特觸發(fā)特性的器件；同時(shí)，具有施密特觸發(fā)特性的器件存在選型也會(huì)到受限，操作起來不是很方便；第二類，減小下拉電阻，如圖7所示；為了讓信號(hào)沿變化速度加快， 減小RC常數(shù)是最為直接地，C為總線電容， 一般很難改變，R可以通過選 取較小的電阻來實(shí)現(xiàn)；例如，單個(gè)三態(tài)驅(qū)動(dòng)器C約為15pF,假如我們要求 信號(hào)下降沿的變化時(shí)間在15ns左右，那么下拉電阻需要取IOOO歐姆左右； 然而，隨著三態(tài)總線上的輸出設(shè)備地增加，比如，8個(gè)設(shè)備共用一個(gè)三態(tài)總 線，此時(shí)總線電容為單個(gè)設(shè)備的8倍，而電阻值則為單個(gè)設(shè)備的下拉電阻 值的l/8大小，即總電阻需要125歐姆；很顯然，隨著輸出設(shè)備的增加，在 單個(gè)設(shè)備的電容不變時(shí)，總電容會(huì)增加時(shí)，則需要相應(yīng)地減少總電下拉阻 值；然而，下拉電阻不可能無限制的減小，太小的下拉電阻會(huì)增加整個(gè)三 態(tài)總線的功耗，同時(shí)也需要提供更強(qiáng)的電流用以維持正常的信號(hào)輸出，因 而，這種方法不太具有實(shí)用性。因此，現(xiàn)有技術(shù)有待于完善和發(fā)展。
技術(shù)實(shí)現(xiàn)思路
本專利技術(shù)的目的在于提供一種共享總線信號(hào)輸出的方法及其裝置，該方 法及其裝置對(duì)三態(tài)驅(qū)動(dòng)器驅(qū)動(dòng)側(cè)進(jìn)行改進(jìn)，用以改進(jìn)數(shù)據(jù)的產(chǎn)生和發(fā)送機(jī) 理，使得三態(tài)總線上的信號(hào)下降沿變化緩慢的問題得到解決，減小對(duì)后級(jí) 電路的要求；同時(shí)，克服了需要改變已有硬件的問題。為了實(shí)現(xiàn)上述目的，本專利技術(shù)方法的技術(shù)方案包括如下步驟A、 信號(hào)產(chǎn)生單元對(duì)待發(fā)送使能信號(hào)及待發(fā)送數(shù)據(jù)信號(hào)進(jìn)行處理，并 且輸出所述待發(fā)送使能信號(hào)至延遲單元，及輸出待發(fā)送數(shù)據(jù)信號(hào) 至三態(tài)單元；B、 所述延遲單元對(duì)接收到的所述待發(fā)送使能信號(hào)進(jìn)行延遲處理，并 且輸出使能信號(hào)至所述三態(tài)單元；C、 所述三態(tài)單元將接收到的所述使能信號(hào)和待發(fā)送數(shù)據(jù)信號(hào)轉(zhuǎn)化為具有三態(tài)特性的輸出信號(hào)。所述方法，其中，所述步驟A中，所述處理操作為在共享信號(hào)發(fā)送無效期間，所述信號(hào)產(chǎn)生單元將所述待發(fā)送使能信號(hào) 置為無效，并且將所述待發(fā)送數(shù)據(jù)信號(hào)置為恒低電平。所述方法，其中，所述步驟B中，所述延遲處理方式采用加速三態(tài)總 線上電荷釋》文方式進(jìn)4亍。本專利技術(shù)還提供一種共享總線信號(hào)輸出的裝置，該裝置包括信號(hào)產(chǎn)生單 元、延遲單元及三態(tài)單元；所述信號(hào)產(chǎn)生單元，用于在共享信號(hào)發(fā)送無效期間將所述待發(fā)送使能 信號(hào)置為無效，及將所述待發(fā)送數(shù)據(jù)信號(hào)置為恒低電平，并且通過其使能 信號(hào)輸出端輸出所述待發(fā)送使能信號(hào)至延遲單元，及通過其數(shù)據(jù)信號(hào)輸出 端輸出待發(fā)送數(shù)據(jù)信號(hào)至所述三態(tài)單元；所述延遲單元，其信號(hào)輸入端與所述信號(hào)產(chǎn)生單元的使能信號(hào)輸出端 連接，用于對(duì)接收到的待發(fā)送使能信號(hào)進(jìn)行延遲處理，并通過其信號(hào)輸出 端輸出使能信號(hào)至所述三態(tài)單元；及所述三態(tài)單元，其使能端與所述延遲單元的信號(hào)輸出端連接，其數(shù)據(jù) 輸入端與所述信號(hào)產(chǎn)生單元的數(shù)據(jù)輸出端連接，用于將接收到的所述使能 信號(hào)和待發(fā)送數(shù)據(jù)信轉(zhuǎn)換為具有三態(tài)特性的輸出信號(hào)。所述裝置，其中，所述信號(hào)產(chǎn)生單元由通用處理器、數(shù)字信號(hào)處理器、 專用集成電路或現(xiàn)場可編程門陣列中的一個(gè)以上組成。所述裝置，其中，所述信號(hào)產(chǎn)生單元由離散門、晶體管邏輯或離散件 中的兩個(gè)以上組成。所述裝置，'其中，所述延遲單元由專用集成電路或現(xiàn)場可編程門陣列 或者印制電絲4反(PCB)走線中的一個(gè)以上組成。所述裝置，其中，所述延遲單元由離散門、晶體管邏輯或離散件中的 兩個(gè)以上纟且成。所述裝置，其中，所述三態(tài)單元由專用集成電路或現(xiàn)場可編程門陣列 中的一個(gè)以上組成。所述裝置，其中，所述三態(tài)單元由離散門、晶體管邏輯或離散件中的 兩個(gè)以上纟且成。采用上述方案，可以加速三態(tài)總線上電荷釋放速度，使電荷得到及時(shí) 有效的釋放，且在共享總線無效時(shí)，可以保持?jǐn)?shù)據(jù)輸出信號(hào)為恒低電平，從而對(duì)后級(jí)輸入設(shè)備的正常工作起到很好地保護(hù)作用；同時(shí)，無需修改已 有硬件結(jié)構(gòu)就能從根本上消除共享三態(tài)總線上電荷釋放速度緩慢的問題。附圖說明圖1是三態(tài)驅(qū)動(dòng)器的結(jié)構(gòu)示意圖2是三態(tài)驅(qū)動(dòng)器的邏輯信號(hào)卡諾圖；其中，X為0或1, Z為高阻態(tài)； 圖3是圖2所對(duì)應(yīng)理想狀態(tài)下，電路信號(hào)示意圖； 圖4是圖3在考慮了實(shí)際電路存在下拉電阻和分布電容時(shí)三態(tài)總線電 路示意圖5是圖4情形下，三態(tài)總線輸出的理想電路信號(hào)示意圖所對(duì)應(yīng)的實(shí) 際電路本文檔來自技高網(wǎng)...

【技術(shù)保護(hù)點(diǎn)】
一種共享總線信號(hào)輸出的方法，應(yīng)用于三態(tài)總線，該方法包括如下步驟：Ａ、信號(hào)產(chǎn)生單元對(duì)待發(fā)送使能信號(hào)及待發(fā)送數(shù)據(jù)信號(hào)進(jìn)行處理，并且輸出所述待發(fā)送使能信號(hào)至延遲單元，及輸出待發(fā)送數(shù)據(jù)信號(hào)至三態(tài)單元；Ｂ、所述延遲單元對(duì)接收到的所述待 發(fā)送使能信號(hào)進(jìn)行延遲處理，并且輸出使能信號(hào)至所述三態(tài)單元；Ｃ、所述三態(tài)單元將接收到的所述使能信號(hào)和待發(fā)送數(shù)據(jù)信號(hào)轉(zhuǎn)化為具有三態(tài)特性的輸出信號(hào)。

【技術(shù)特征摘要】
1、一種共享總線信號(hào)輸出的方法，應(yīng)用于三態(tài)總線，該方法包括如下步驟A、信號(hào)產(chǎn)生單元對(duì)待發(fā)送使能信號(hào)及待發(fā)送數(shù)據(jù)信號(hào)進(jìn)行處理，并且輸出所述待發(fā)送使能信號(hào)至延遲單元，及輸出待發(fā)送數(shù)據(jù)信號(hào)至三態(tài)單元；B、所述延遲單元對(duì)接收到的所述待發(fā)送使能信號(hào)進(jìn)行延遲處理，并且輸出使能信號(hào)至所述三態(tài)單元；C、所述三態(tài)單元將接收到的所述使能信號(hào)和待發(fā)送數(shù)據(jù)信號(hào)轉(zhuǎn)化為具有三態(tài)特性的輸出信號(hào)。2、 根據(jù)權(quán)利要求1所述的方法，其特征在于，所述步驟A中，所述 處理操作為在共享信號(hào)發(fā)送無效期間，所述信號(hào)產(chǎn)生單元將所述待發(fā)送使能信號(hào) 置為無效，并且將所述待發(fā)送數(shù)據(jù)信號(hào)置為恒低電平。3、 根據(jù)權(quán)利要求1所述的方法，其特征在于，所述步驟B中，所述 延遲處理方式采用加速三態(tài)總線上電荷釋放方式進(jìn)行。4、 一種共享總線信號(hào)輸出的裝置，其特征在于，該裝置包括信號(hào)產(chǎn) 生單元、延遲單元及三態(tài)單元；所述信號(hào)產(chǎn)生單元，用于在共享信號(hào)發(fā)送無效期間將所述待發(fā)送使能 信號(hào)置為無效，及將所述待發(fā)送數(shù)據(jù)信號(hào)置為恒低電平，并且通過其使能 信號(hào)輸出端輸出所述待發(fā)送使能信號(hào)至延遲單元，及通過其數(shù)據(jù)信號(hào)輸出 端輸出待發(fā)送數(shù)據(jù)信號(hào)至所述三態(tài)單元；所述延遲單元，其信號(hào)輸...

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：金輝，
申請(qǐng)(專利權(quán))人：中興通訊股份有限公司，
類型：發(fā)明
國別省市：94[中國|深圳]