多設備依序啟動的電路系統及方法技術方案

一種多設備依序啟動的電路系統，該電路系統包括：一第一連接器、一第二連接器、一微處理器以及一電源開關。其中，微處理器與第一連接器相連，用于接收從第一連接器輸出的邏輯電壓信號，微處理器與上述電源開關相連，通過輸出邏輯電壓信號至電源開關控制其導通或斷開，上述微處理器還與第二連接器相連，當電源開關導通后輸出邏輯電壓信號至第二連接器。該電路還包括有一上拉電阻、一個延遲設定裝置，其中，上拉電阻一端與第一連接器共同連接至微處理器，另一端連接至邏輯高電壓節點，延遲設定裝置與微處理器相連，用于控制微處理器的延遲。本發明專利技術同時提供相應的多設備依序啟動的方法。（*該技術在2024年保護過期，可自由使用*）

【技術實現步驟摘要】

本專利技術是關于一種設備啟動的電路系統及方法，尤其關于一種依序啟動多設備的電路系統及方法。
技術介紹
通常情況下，用戶使用儲存設備以保存其有用的資料。當資料的數量大于儲存設備的容量時，可連接多個儲存設備以擴大容量，該儲存設備可以是硬盤或是其它儲存設備。任何儲存設備均有其啟動電流，例如一個硬盤的啟動電流約為2A(安培)。在僅連接兩個硬盤的情況下，在計算機系統啟動過程中，電源打開的同時，硬盤在馬達的驅動下立即開始運轉，在當硬盤馬達運轉趨于穩定后，硬盤所消耗的電流會降為啟動電流的一半。如果連接的硬盤數目較少，其啟動時消耗電源供應器尚能提供足夠的電流，但是在RAID(Redundant Array of Independent Disk)或JBOD(Just aBunch of Disk)等硬盤數目較多的儲存系統啟動時，瞬間啟動電流會達到相當大的一個值。例如，假設八個硬盤互相連接至同一個電源供應器，當這些八個硬盤同時啟動時，瞬間啟動電流將高達16A，普通電源供應器無法提供如此大的電流消耗，其結果是造成系統不穩或是把電源供應器燒毀。故專門應用于儲存系統的硬盤裝置，如SCSI(Small computer systems interface)硬盤或是Fiber Channel硬盤都在其中集成一種依序啟動硬盤的電路，但是該類硬盤裝置較的一般IDE(Intelligent Drive Electronics)硬盤或是SATA(Serial AT Attachment)硬盤昂貴許多。因此，如果要將普通IDE硬盤或SATA硬盤應用于RAID(Redundant Array of Independent Disk)或JBOD(Just a Bunch ofDisk)等儲存系統結構時，就需要一種能依序啟動這些硬盤的電路系統及方法，以降低多個硬盤在啟動時所需的瞬間電流，以確保整個儲存系統的正常運作。
技術實現思路
本專利技術所要解決的技術問題在于提供一種多設備依序啟動的電路系統，其可逐個啟動儲存系統中的儲存設備以避免多個儲存設備同時啟動時所需要的瞬間高電流。本專利技術所要解決的另一技術問題在于提供一種多設備依序啟動的方法，其可逐個啟動儲存系統中的儲存設備以避免多個儲存設備同時啟動時所需要的瞬間高電流。為解決上述技術問題，本專利技術提供的多設備依序啟動的電路包括多個啟動電路以及與各個啟動電路相連的電源供應器，其中各啟動電路分別包括一電源開關，其與電源供應器相連；一微處理器，其包括有一輸入端以及一輸出端，其輸入端用于接收一第一電壓信號，并于上述電源開關電連接，用于輸出第二電壓信號至電源開關以控制其導通；一延遲設定裝置，其與微處理器相連接，用于設定微處理器在接收到第一電壓信號后輸出電壓信號的延遲時間。其中，各啟動電路是將其微處理器的輸出端與其它啟動電路微處理器的輸入端兩兩串聯而形成依序啟動的電路系統。本專利技術進一步提供一種多設備依序啟動的方法，用于依序啟動多設備，該方法包括如下步驟(i)在電源導通之前預設延遲時間，電源導通后，各微處理器輸出第一電壓信號控制各電源開關斷開，且輸出第二電壓信號至相應的第二連接器；(ii)一微處理器的輸入端接收到第一電壓信號，一微處理器在預定的延遲時間過后，輸出第二電壓信號至電源開關，使其導通以啟動其相應的設備；(iii)一微處理器預定的延遲時間過后，輸出第一電壓信號至另一啟動電路的微處理器，重復步驟(ii)-(iii)，從而依序啟動多個設備。由于本專利技術中各微處理器是在不同時間導通與其相連的電源開關，從而啟動相應的儲存設備，因此可以有效的避免多個儲存設備同時啟動時對電源供應器的損害，確保整體系統的正常工作。附圖說明圖1是本專利技術多設備依序啟動的電路系統結構示意圖。圖2是本專利技術的實施方式中多設備依序啟動的電路系統中四個微處理器接收及輸出邏輯電壓信號的時間延遲關系圖。圖3是本專利技術多設備依序啟動的電路系統的系統運行流程圖。具體實施方式請參閱圖1，是本專利技術多設備依序啟動的電路系統結構示意圖。在本專利技術的本實施方式中，依序啟動的設備是多個硬盤(19、29、39、49)，這些硬盤(19、29、39、49)分別置于四片背板(100、200、300、400)的上，各背板(100、200、300、400)通過排線(501、502、503)相連接。第一背板100上的電路包括一第一連接器11、一第二連接器12、一微處理器16以及一電源開關18。其中，微處理器16與第一連接器11相連，用于接收從第一連接器11傳送的邏輯電壓信號，微處理器16與上述電源開關18相連，用于根據接收的邏輯電壓信號來輸出相應的邏輯電壓信號以控制電源開關18導通或斷開。上述微處理器16還與第二連接器12相連，當電源開關18導通后輸出邏輯電壓信號至第二連接器12。該電路還包括有一上拉電阻14以及一延遲設定裝置15。其中，上拉電阻14一端與第一連接器11共同連接至微處理器16，另一端連接至邏輯高電壓信號節點，延遲設定裝置15與微處理器16相連，其可供用戶預先設定延遲時間來控制微處理器16輸出不同的邏輯電壓信號。上述硬盤19與電源開關18相連，并于上述電源開關18處于導通時啟動。微處理器16則根據這些預設的延遲時間來輸出邏輯電壓至電源開關18，電源開關18在接收邏輯電壓信號之后導通，以啟動硬盤19。在本實施方式中，微處理器16是在接收到邏輯高電壓與設定延遲時間后輸出邏輯低電壓至電源開關18以使其導通。在本專利技術的其它實施方式中，微處理器16亦可在接收到邏輯低電壓與設定延遲時間后輸出邏輯高電壓至電源開關18以使其導通。前述第二背板200、第三背板300及第四背板400內的電路與第一背板100完全相同，為簡潔起見，此處不再重復說明。而第一背板100的第二連接器12通過第一排線501連接至第二背板200的第一連接器21，第二背板200的第二連接器22通過第二排線502連接至第三背板300的第一連接器31，第三背板300的第二連接器32通過第三排線503連接至第四背板400的第一連接器41。各背板(100、200、300、400)上的電源開關(18、28、38、48)共同連接至一電源供應器17。請參閱圖2，是本專利技術的實施方式中多硬盤(19、29、39、49)依序啟動的電路系統中四個微處理器(16、26、36、46)接收及輸出邏輯電壓信號的時間延遲關系圖。這些微處理器(16、26、36、46)可以根據從第一連接器(11、21、31、41)輸出的邏輯電壓信號以及延遲設定裝置(15、25、35、45)所設定的延遲時間來控制電源開關(18、28、38、48)的導通順序，進而達到控制多硬盤(19、29、39、49)依序啟動的功能。在本實施方式中，當電源供應器17開始給各背板(100、200、300、400)供電時，置于各背板(100、200、300、400)的上的微處理器(16、26、36、46)輸出邏輯高電壓信號至電源開關(18、28、38、48)，而輸出邏輯低電壓信號至第二連接器(12、22、32、42)。由于排線(501、502、503)將第二連接器(12、22、32)輸出的邏輯低電壓信號傳送至下一背板(200、300、400)的第一連接器(21、31、41)，所以微處理器16輸出邏輯本文檔來自技高網...

【技術保護點】
一種多設備依序啟動的電路系統，包括多個啟動電路以及與各個啟動電路相連的電源供應器，其特征在于各啟動電路分別包括有：一電源開關，其與電源供應器相連；一微處理器，其與上述電源開關連接，用于輸出第二電壓信號至電源開關以使其導通，該 微處理器包括有一輸入端以及一輸出端，其輸入端用于接收一第一電壓信號；一延遲設定裝置，其與微處理器相連接，用于設定微處理器在接收到第一電壓信號后輸出相應電壓信號的延遲時間；其中，各啟動電路是將其微處理器的輸出端與其它啟動電路微 處理器的輸入端兩兩串聯而形成依序啟動的電路系統。

【技術特征摘要】

【專利技術屬性】
技術研發人員：董順福，楊勝宏，
申請(專利權)人：鴻富錦精密工業深圳有限公司，鴻海精密工業股份有限公司，
類型：發明
國別省市：94[中國|深圳]