轉(zhuǎn)移指令的方法和處理器技術(shù)

本發(fā)明專利技術(shù)描述一個并行的基于硬件的多線程處理器（１２）。處理器（１２）包括一個協(xié)調(diào)系統(tǒng)功能的通用處理器和多個微引擎（２２ａ－２２ｆ），后者支持多個硬件線程或環(huán)境。處理器（１２）還包括一個存儲控制系統(tǒng)（１６），它具有第一存儲控制器（２６ａ），根據(jù)存儲器調(diào)用是否針對一個偶數(shù)存儲器或一個奇數(shù)存儲器來排序存儲器調(diào)用；還具有第二存儲控制器（２６ｂ），根據(jù)該存儲器調(diào)用是讀調(diào)用或?qū)懻{(diào)用優(yōu)化存儲器調(diào)用。本發(fā)明專利技術(shù)還揭示了用于根據(jù)執(zhí)行環(huán)境切換和轉(zhuǎn)移的指令。（*該技術(shù)在2020年保護過期，可自由使用*）

【技術(shù)實現(xiàn)步驟摘要】

技術(shù)介紹
本專利技術(shù)涉及轉(zhuǎn)移指令。在計算處理中并行處理是同時發(fā)生事件的信息處理的有效形式。并行處理要求在一臺計算機中同時執(zhí)行多個程序。相反，順序處理或串行處理在單個站沿順序完成所有任務(wù)，或者一個管線(流水線)機器以專用的站完成各任務(wù)。計算機程序無論是以并行處理、管線或順序處理方式執(zhí)行均包括轉(zhuǎn)移，其中一個指令流以順序方式執(zhí)行，并從一個指令序列轉(zhuǎn)移到不同的指令序列。附圖概述附圖說明圖1是使用基于硬件的多線程處理器的一個通信系統(tǒng)的方框圖。圖2是圖1的基于硬件的多線程處理器的詳細的方框圖。圖3是在圖1和圖2的基于硬件的多線程處理器中使用的微引擎功能單元的方框圖。圖4是在圖3的微引擎中管線的方框圖。圖5A和圖5B是示出與轉(zhuǎn)移型指令有關(guān)的環(huán)境(語境)(context)的示例性格式的方框圖。圖6是示出通用寄存器地址安排的方框圖。圖7是用于在基于硬件的多線程處理器中使用的增強帶寬操作的存儲器的方框圖。圖7A是一個流程圖，表示在圖7的SDRAM控制器的判優(yōu)(仲裁)策略。圖7B是一個時序圖，示出優(yōu)化SDRAM控制器的優(yōu)點。圖8是對于在基于硬件的多線程處理器中使用的受等待時間限制的操作的存儲器控制器的方框圖。圖8A是示出優(yōu)化SDRAM控制器的優(yōu)點的時序圖。圖9是在圖1的處理器中通信總線接口的方框圖。描述參考圖1，通信系統(tǒng)10包括一個并行的、基于硬件的多線程處理器12。基于硬件的多線程處理器12連結(jié)到如PCI總線14之類的總線、存儲器系統(tǒng)16和第二總線18。對于能夠分解成并行子任務(wù)或功能的任務(wù)，系統(tǒng)10特別有用。具體說來，基于硬件的多線程處理器12對于面向帶寬而非面向等待時間的任務(wù)是有用的。基于硬件的多線程處理器12具有多個微引擎22，每個帶有多個能同時激活并獨立對一個任務(wù)工作的硬件控制的線程。基于硬件的多線程處理器12還包括一個中央處理器20，它幫助加載用于基于硬件的多線程處理器12的其他資源的微碼控制，并完成其他通用計算機類型的功能，如處理協(xié)議，例外，對包處理的額外支持，其中微引擎掃描該包以便作如邊界條件那樣的更詳細的處理。在一個實施例中，處理器20是基于Strong Arm(Arm是英國ARM有限公司的商標)的結(jié)構(gòu)。通用微處理器20具有操作系統(tǒng)。通過此操作系統(tǒng)，處理器20能調(diào)用功能對微引擎22a-22f操作。處理器20能使用任何支持的操作系統(tǒng)，最好是實時操作系統(tǒng)。對于作為StrongArm結(jié)構(gòu)實現(xiàn)的核心處理器，可以使用如MicrosoftNTreal-time，VXWorks和□CUS那樣可在因特網(wǎng)上使用的自由軟件操作系統(tǒng)。基于硬件的多線程處理器12還包括多個功能微引擎22a-22f。功能微引擎(微引擎)22a-22f中每一個包含多個硬件的程序計數(shù)器和與這些計數(shù)器相關(guān)的狀態(tài)。實際上，對應(yīng)多個線程組能在每個微引擎22a-22f上同時激活，雖然在任何時刻只有一個實際上在操作。在一個實施例中，示出6個微引擎22a-22f。每個微引擎具有處理4個硬件線程的能力。6個微引擎22a-22f帶著共享資源操作，包括存儲器系統(tǒng)16和總線接口24和28。存儲器系統(tǒng)16包括一個同步動態(tài)隨機存儲器(SDRAM)控制器26a和靜態(tài)隨機存儲器(SRAM)控制器26b。SDRAM存儲器16a和SDRAM控制器26a通常用于處理大量數(shù)據(jù)，如處理從網(wǎng)絡(luò)包來的網(wǎng)絡(luò)有效負載。SRAM控制器26b和SRAM存儲器16b用在對低等待時間，快速訪問任務(wù)的網(wǎng)絡(luò)實施中，如對核心處理器20的訪問查找表，訪問存儲器等。6個微引擎22a-22g根據(jù)數(shù)據(jù)的特征訪問SDRAM 16a或SRAM16b。低等待時間，低帶寬數(shù)據(jù)存在SRAM并從中取出，而等待時間不重要的較高帶寬的數(shù)據(jù)存入SDRAM，并從中取出。微引擎22a-22f能執(zhí)行對SDRAM控制器26a或SRAM控制器16b的存儲器調(diào)用指令。硬件多線程的優(yōu)點能通過SRAM或SDRAM存儲器的訪問解釋。作為例子，由thread_0(線程_0)從一個微引擎請求的SRAM訪問引起SRAM控制器26b啟動對SRAM存儲器16b的訪問。SRAM控制器控制對SRAM總線的判優(yōu)，訪問SRAM16b，從SRAM 16b取出數(shù)據(jù)，并將數(shù)據(jù)返回到請求的微引擎22a-22b。在SRAM訪問過程中，如果微引擎，如22a，只能操作單個線程，該微引擎在數(shù)據(jù)從SRAM返回以前休眠。通過在每個微引擎22a-22f中應(yīng)用硬件環(huán)境(context)交換，使得其他帶著唯一程序計數(shù)器的其他環(huán)境能在同一微引擎中執(zhí)行。因此在第一線程，如thread_0，等待讀數(shù)據(jù)返回時，另一線程，如thread_1能工作。在執(zhí)行中thread_1可訪問SDRAM存儲器16a。當thread_1對SDRAM單元操作，且thread_0對SRAM單元操作的同時，一個新的線程，如thread_2，現(xiàn)在能在微引擎22a中操作。thread_2能操作一定時間，直到它需要訪問存儲器，或完成某些如作出對總線接口訪問那樣另外的長等待時間操作。因此，處理器12能同時具有一個總線操作、SRAM操作和SDRAM操作，所有均由一個微引擎22a操作或完成，并且能具有一個以上線程以在數(shù)據(jù)通道中處理更多的工作。硬件環(huán)境交換也同步任務(wù)的完成。例如，兩個線程可以選中同一個共享資源，如SRAM。這些分別的功能單元的每一個，如FBUS接口28、SRAM控制器26a和SDRAM控制器26b，在它們完成從一個微引擎來的請求任務(wù)時，線程環(huán)境回報一個標志，通知一個操作的完成。當微引擎接收到此標志時，該微引擎能確定打開哪個線程。對基于硬件的多線程處理器12的一個應(yīng)用例子是作為網(wǎng)絡(luò)處理器。作為網(wǎng)絡(luò)處理器，基于硬件的多線程處理器12接口到如媒體訪問控制設(shè)備那樣網(wǎng)絡(luò)設(shè)備，如10/100 BaseT Octal MAC 13a或Gigabit Ethernet(千兆以太網(wǎng))設(shè)備13b。通常，作為網(wǎng)絡(luò)處理器，基于硬件的多線程處理器12能接口到接收/發(fā)送大量數(shù)據(jù)的通信設(shè)備或接口設(shè)備。在網(wǎng)絡(luò)應(yīng)用中工作的通信系統(tǒng)10能從設(shè)備13a，13b接收多個網(wǎng)絡(luò)包，并以并行方式處理那些包。用基于硬件的多線程處理器12能分別地處理每個網(wǎng)絡(luò)包。使用處理器12的另一個例子是用于頁式圖象(postscript)處理器的打印機引擎作為對存儲子系統(tǒng)，即RAID盤存儲器的處理器。另一個使用是匹配引擎。在例如安全行業(yè)中，電子商務(wù)的興起需要使用電子匹配引擎匹配買方和賣方之間的訂單。這些和其他并行類型的任務(wù)能在系統(tǒng)10上完成。處理器12包括一個連結(jié)處理器到第2總線18的總線接口28。在一個實施例中，總線接口28將處理器12連結(jié)到所謂FBUS18(FIFO總線)。FBUS接口28負責控制并連結(jié)處理器12到FBUS18。FBUS18是64位寬的FIFO總線，用于連結(jié)到媒體訪問控制器(MAC)設(shè)備。處理器12包括一個第二接口，如PCI總線接口24，它將在PCI14總線上的其他系統(tǒng)部件連接到處理器12。PCI總線接口24提供高速數(shù)據(jù)通道24a到存儲器16，如SDRAM存儲器16a。經(jīng)過該通道，數(shù)據(jù)能借助直接存儲器訪問(DMA)傳輸，從SDRAM16a穿過PCI總線14快速移動。基于硬件的多線程處理器12支持圖像傳輸。基于硬件的多線程處理器12能使用多個DMA通道，所以如本文檔來自技高網(wǎng)...

【技術(shù)保護點】
一種計算機指令，其特征在于包括： 環(huán)境轉(zhuǎn)移，它根據(jù)當前的環(huán)境號是否匹配指定的環(huán)境號使指令流轉(zhuǎn)移到具有在指定標號處地址的另一個指令流。

【技術(shù)特征摘要】
...

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：G沃爾瑞奇，MJ艾迪萊塔，W威勒，D伯恩斯坦因，D胡伯，
申請(專利權(quán))人：英特爾公司，
類型：發(fā)明
國別省市：US[美國]