具有對計(jì)數(shù)器的改進(jìn)的支持的FPGA邏輯單元制造技術(shù)

一種用于具有K個函數(shù)輸入的可編程邏輯集成電路的邏輯單元，其中K為使得邏輯單元可計(jì)算K個輸入的任何函數(shù)的最大數(shù)目，并且其中邏輯單元可被配置為與K個輸入的K?1的任何獨(dú)立函數(shù)并行地實(shí)施計(jì)數(shù)器的一位。

【技術(shù)實(shí)現(xiàn)步驟摘要】
【國外來華專利技術(shù)】具有對計(jì)數(shù)器的改進(jìn)的支持的FPGA邏輯單元
技術(shù)介紹
本專利技術(shù)涉及用于用戶可編程電路諸如現(xiàn)場可編程門陣列(FPGA)中的邏輯電路。更具體地，本專利技術(shù)涉及用于此類可編程集成電路的邏輯單元，所述邏輯單元具有對計(jì)數(shù)器應(yīng)用的改進(jìn)的支持。如本領(lǐng)域中所公知的，F(xiàn)PGA由通過可編程路由網(wǎng)絡(luò)連接的邏輯單元組成。連接至可編程路由網(wǎng)絡(luò)的任何邏輯單元輸出的值可通過網(wǎng)絡(luò)傳輸?shù)竭B接至網(wǎng)絡(luò)的任何邏輯單元輸入。常見類型的邏輯單元包括K-輸入查找表(LUT)和附加的邏輯函數(shù)，諸如多路復(fù)用器和進(jìn)位鏈。值K可在2至10或更大值的范圍內(nèi)；在實(shí)施過程中最常見的值為3、4和6。圖1示出了現(xiàn)有邏輯單元10(如MicrosemiFPGA系列中使用的邏輯單元)，該邏輯單元具有在虛線12內(nèi)示出的由兩個3-輸入LUT14a和3-輸入LUT14b和2-輸入多路復(fù)用器16形成的4-輸入LUT。附圖標(biāo)號18處的4-輸入LUT12的輸入In1連接至多路復(fù)用器16的選擇輸入，并且附圖標(biāo)號20、22和24處的4-輸入LUT12的In2、In3和In4輸入分別呈現(xiàn)給3-輸入LUT14a和3-輸入LUT14b兩者。由正方形26表示的配置位用于定義3-輸入LUT14a的函數(shù)，并且由正方形28表示的配置位用于定義3-輸入LUT14b的函數(shù)。虛線30內(nèi)示出的進(jìn)位鏈實(shí)施方式包括附加的三個多路復(fù)用器。4-輸入多路復(fù)用器32具有連接至3-輸入LUT14a和3-輸入LUT14b的相應(yīng)輸出以及連接至常數(shù)邏輯0和常數(shù)邏輯1的數(shù)據(jù)輸入，并且產(chǎn)生輸出G。由正方形34表示的配置位用于選擇4-輸入多路復(fù)用器32的輸入中的哪一個輸入將在G處傳遞至輸出。3-輸入多路復(fù)用器36具有連接至多路復(fù)用器16的輸出以及連接至常數(shù)邏輯0和常數(shù)邏輯1的數(shù)據(jù)輸入，并且產(chǎn)生輸出P。由正方形38表示的配置位用于選擇第三多路復(fù)用器36的輸入中的哪一個輸入將在P處傳遞至輸出。進(jìn)位輸出多路復(fù)用器40具有連接至邏輯單元10的進(jìn)位輸入CI42的數(shù)據(jù)輸入和連接至4-輸入多路復(fù)用器32的輸出G的數(shù)據(jù)輸入。進(jìn)位輸出多路復(fù)用器40的輸出連接至邏輯單元10的進(jìn)位輸出CO44。進(jìn)位輸出多路復(fù)用器40的選擇輸入連接至3-輸入多路復(fù)用器36的輸出P。異或門46具有在多路復(fù)用器16的輸出處連接至4-輸入LUT12的輸出的第一輸入，該第一輸入還形成邏輯單元10的主要輸出Y48。異或門46的第二輸入連接至邏輯單元10的進(jìn)位輸入CI42。異或門46的輸出是邏輯單元10的總和輸出S50。In1、In2、In3和In4輸入(18、20、22和24)以及Y和S輸出(分別為48和50)連接至集成電路中的可編程路由網(wǎng)絡(luò)，如附圖標(biāo)號52所示。進(jìn)位輸入CI42由進(jìn)位鏈中的先前邏輯單元10的進(jìn)位輸出直接驅(qū)動；這些未連接至可編程路由網(wǎng)絡(luò)。現(xiàn)有的基于LUT的FPGA邏輯單元如圖1的邏輯單元10可實(shí)施遞增計(jì)數(shù)器或遞減計(jì)數(shù)器的一位或累加器的一位。這在圖2中示出，該圖是使用被標(biāo)識為邏輯單元10-0、10-1和10-(N-1)的N個邏輯單元以及D-觸發(fā)器54-0、54-1和54(N-1)來實(shí)施的N-位計(jì)數(shù)器的框圖。然而，因?yàn)樵谶壿媶卧?0-0、10-1和10-(N-1)中的每一個邏輯單元中需要第一多路復(fù)用器16來驅(qū)動3-輸入多路復(fù)用器36和用于實(shí)施計(jì)數(shù)器函數(shù)的異或門46，因此邏輯單元10-0、10-1和10-(N-1)中沒有一個邏輯單元可在實(shí)施計(jì)數(shù)器時將4-輸入LUT12用于其他目的，盡管它們并未用于實(shí)施計(jì)數(shù)器。FPGA邏輯單元的一個重要特性是其輸入和輸出中有多少必須連接至可編程路由網(wǎng)絡(luò)。例如，圖3A所示的現(xiàn)有邏輯單元60在由加利福尼亞州圣何塞市的Xilinx,Inc.公司制造的4FPGA系列中使用。圖3A的邏輯單元60的一些元件是與圖1的邏輯單元10所共有的，并且將在圖3A中使用用于指定圖1中的那些相同元件的相同的附圖標(biāo)號來指代。邏輯單元60包括具有分別在附圖標(biāo)號18、20、22和24處標(biāo)識的輸入In1、In2、In3、In4的4-輸入LUT部分62。小正方形64指示用于定義LUT62將執(zhí)行的In1、In2、In3、In4LUT輸入的函數(shù)的配置位。LUT62的輸出形成邏輯單元60的Y輸出66。邏輯單元60的進(jìn)位鏈區(qū)段在虛線68內(nèi)標(biāo)識。進(jìn)位鏈68包括6-輸入多路復(fù)用器70。6-輸入多路復(fù)用器70的第一輸入由2-輸入與門72驅(qū)動，該2-輸入與門由至LUT62的In1和In2輸入(22和24)驅(qū)動。至6-輸入多路復(fù)用器70的后兩個輸入由至LUT62的In1和In2輸入(22和24)直接驅(qū)動。至6-輸入多路復(fù)用器70的第四輸入由附圖標(biāo)號74處的輸入X驅(qū)動。至6-輸入多路復(fù)用器70的其余兩個輸入由邏輯0和邏輯1恒定值驅(qū)動。小正方形76指示用于選擇6-輸入多路復(fù)用器68的輸入中的哪一個輸入將被傳遞到其輸出的配置位。6-輸入多路復(fù)用器70的輸出耦合到2-輸入進(jìn)位輸出多路復(fù)用器40的一個輸入。進(jìn)位輸出多路復(fù)用器40的另一個輸入由2-輸入多路復(fù)用器78的輸出驅(qū)動，其中一個輸入耦合到線路80上的低階邏輯單元的CO輸出。至多路復(fù)用器78的另一個輸入由虛線中示出的線路82上的X輸入驅(qū)動，因?yàn)樵撨B接僅在邏輯單元60的交替的(例如，奇數(shù)或偶數(shù))實(shí)例中進(jìn)行。與LUT輸入In1、In2、In3、In4(18、20、22和24)和輸入X(74)的連接來自可編程路由網(wǎng)絡(luò)52。從圖3A可以看出，邏輯單元60在74處經(jīng)由輸入X將來自可編程路由網(wǎng)絡(luò)52的附加連接添加到進(jìn)位輸入，并且將來自進(jìn)位輸出44的附加連接添加到可編程路由網(wǎng)絡(luò)52。與圖1的邏輯單元10類似，邏輯單元60基于4-輸入LUT62，但以不同方式實(shí)施進(jìn)位鏈66。雖然圖1的邏輯單元10具有連接至可編程路由網(wǎng)絡(luò)52的4個輸入和2個輸出，但圖3A的邏輯單元60具有5個此類輸入和3個此類輸出。邏輯單元60與可編程路由網(wǎng)絡(luò)52之間的這些附加連接可提供附加的靈活性，但也顯著增加了可編程路由網(wǎng)絡(luò)52的復(fù)雜性并且因此增加了成本。FPGA邏輯單元的另一個重要特性是至LUT的輸入的數(shù)目K。一些現(xiàn)有FPGA使用4-輸入LUT單元(K＝4)，如圖1和圖3A的邏輯單元10和邏輯單元60所示，這對于低成本、低功率FPGA而言總體上最好。其他現(xiàn)有FPGA使用可拆分的6-輸入LUT(K＝6)。這些FPGA可實(shí)施更多樣的函數(shù)，但消耗更大的面積和更多的功率。對與LUT輸入的數(shù)目相關(guān)的權(quán)衡的最新研究可見于2018年的ACM/SIGDA國際現(xiàn)場可編程門陣列研討會論文集中的“ImprovingFPGAPerformancewithaS44LUTStructure”，2018年。圖3B中示出了6-輸入LUT邏輯單元的一個現(xiàn)有示例。這是包括虛線92中示出的可拆分的6-輸入LUT的邏輯單元90的框圖。該邏輯單元等同于由加利福尼亞州圣何塞市的Xilinx,Inc.公司制造的系列7邏輯單元。6-輸入LUT92由兩個5-輸入LUT94a和5-輸入LUT94b形成。如在圖1的邏輯單元10中，小正方形96和小正方形98分別表示用于定義LUT94a和LUT94b的函數(shù)的配置本文檔來自技高網(wǎng)...

【技術(shù)保護(hù)點(diǎn)】
1.一種用于可編程邏輯集成電路的邏輯單元，其中：/nK為使得所述邏輯單元能夠計(jì)算K個輸入的任何函數(shù)的最大數(shù)目；并且/n所述邏輯單元能夠被配置為與K-1個輸入的任何獨(dú)立函數(shù)并行地實(shí)施計(jì)數(shù)器的一位。/n

【技術(shù)特征摘要】
【國外來華專利技術(shù)】20181113 US 62/760,493;20190108 US 16/242,9981.一種用于可編程邏輯集成電路的邏輯單元，其中：
K為使得所述邏輯單元能夠計(jì)算K個輸入的任何函數(shù)的最大數(shù)目；并且
所述邏輯單元能夠被配置為與K-1個輸入的任何獨(dú)立函數(shù)并行地實(shí)施計(jì)數(shù)器的一位。


2.根據(jù)權(quán)利要求1所述的邏輯單元，其中所述邏輯單元能夠進(jìn)一步被配置為與K個輸入的任何獨(dú)立函數(shù)并行地實(shí)施計(jì)數(shù)器的一位。


3.根據(jù)權(quán)利要求2所述的邏輯單元，其中：
所述邏輯單元能夠進(jìn)一步被配置為實(shí)施雙輸入加法器的一位。


4.根據(jù)權(quán)利要求3所述的邏輯單元，所述邏輯單元包括：
K個函數(shù)輸入，所述K個函數(shù)輸入將用于計(jì)算所述函數(shù)；
計(jì)數(shù)器輸入，所述計(jì)數(shù)器輸入接收計(jì)數(shù)器位的當(dāng)前狀態(tài)；
進(jìn)位輸入；
進(jìn)位輸出；
初級輸出，K-輸入函數(shù)的輸出在所述初級輸出處可用；
總和輸出，所述計(jì)數(shù)器的所述一位和所述一位加法器的輸出中的一者的輸出在所述總和輸出處可用；
K-輸入LUT，所述K-輸入LUT的輸入由所述K個函數(shù)輸入驅(qū)動并且所述K-輸入LUT的輸出驅(qū)動所述初級輸出；和
進(jìn)位電路，所述進(jìn)位電路耦合到所述進(jìn)位輸入和所述計(jì)數(shù)器輸入，并且驅(qū)動所述進(jìn)位輸出和所述總和輸出。


5.根據(jù)權(quán)利要求1所述的邏輯單元，其中所述計(jì)數(shù)器為遞增計(jì)數(shù)器和遞減計(jì)數(shù)器中的一者。


6.根據(jù)權(quán)利要求1所述的邏輯單元，其中所述邏輯單元能夠進(jìn)一步被配置為實(shí)施雙輸入加法器的一位。


7.根據(jù)權(quán)利要求6所述的邏輯單元，所述邏輯單元包括：
K個函數(shù)輸入，所述K個函數(shù)輸入將用于計(jì)算所述函數(shù)；
計(jì)數(shù)器輸入，所述計(jì)數(shù)器輸入接收所述計(jì)數(shù)器位的所述當(dāng)前狀態(tài)；
進(jìn)位輸入；
進(jìn)位輸出；
初級輸出，所述K-輸入函數(shù)的所述輸出在所述初級輸出處可用；
總和輸出，所述一位計(jì)數(shù)器或所述一位加法器的所述輸出在所述總和輸出處可用；
K-輸入LUT，所述K-輸入LUT具有由所述K個函數(shù)輸入驅(qū)動的輸入和驅(qū)動函數(shù)輸出的輸出；和
進(jìn)位電路，所述進(jìn)位電路耦合到所述進(jìn)位輸入、所述計(jì)數(shù)器輸入、所述進(jìn)位輸出和所述總和輸出。


8.根據(jù)權(quán)利要求7所述的邏輯單元，其中所述進(jìn)位電路能夠使所述計(jì)數(shù)輸入反轉(zhuǎn)或不反轉(zhuǎn)。


9.根據(jù)權(quán)利要求1或2所述的邏輯單元，其中K＝4。


10.根據(jù)權(quán)利要求1或2所述的邏輯單元，其中K＝6。


11.一種用于可編程邏輯集成電路的邏輯單元，其中：
所述邏輯單元僅具有連接至可編程路由網(wǎng)絡(luò)的4個輸入；
所述邏輯單元僅具有連接至所述可編程路由網(wǎng)絡(luò)的兩個輸出；
所述邏輯單元具有進(jìn)位輸入；
所述邏輯單元能夠以第一方式被配置為使得所述進(jìn)位輸入的所述值出現(xiàn)在所述輸出中的一個輸出處，并且并行地，所述4個輸入的任何函數(shù)出現(xiàn)在另一個輸出處；并且
所述邏輯單元能夠以第二方式被配置為實(shí)施雙輸入加法器的一位，其中總和位出現(xiàn)在所述兩個輸出中的一個輸出處。


12.根據(jù)權(quán)利要求11所述的邏輯單元，其中：
4:2壓縮器的鏈中的每一個4:2壓縮器能夠在所述邏輯單元的2個實(shí)例中實(shí)施。


13.一種用于可編程邏輯集成電路的邏輯單元，包括：
進(jìn)位輸入；

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：J·W·格林，J·蘭德瑞，
申請(專利權(quán))人：美高森美SOC公司，
類型：發(fā)明
國別省市：美國;US