本實(shí)用新型專利技術(shù)高速可信網(wǎng)絡(luò)處理器，涉及一種由動(dòng)態(tài)可重構(gòu)集成電路組成的高速可信網(wǎng)絡(luò)處理器，動(dòng)態(tài)可重構(gòu)集成電路連接動(dòng)態(tài)可重構(gòu)集成電路的配置電路、用戶數(shù)據(jù)輸入／輸出電路、隨機(jī)存儲(chǔ)器、鍵盤(pán)、鼠標(biāo)、顯示器；動(dòng)態(tài)可重構(gòu)集成電路包括多個(gè)可重構(gòu)單元，每個(gè)可重構(gòu)單元由帶配置隊(duì)列的ＳＲＡＭ可重構(gòu)電路和配置時(shí)鐘構(gòu)成；當(dāng)對(duì)應(yīng)的配置單元的配置時(shí)鐘允許時(shí)對(duì)配置單元進(jìn)行配置，即更新對(duì)應(yīng)的指令；當(dāng)配置時(shí)鐘禁止時(shí)，不對(duì)配置單元配置數(shù)據(jù)進(jìn)行更新，保留原有的配置，即保留原有的可重構(gòu)指令。本實(shí)用新型專利技術(shù)可廣泛應(yīng)用嵌入式處理器、通信處理器、網(wǎng)絡(luò)處理機(jī)尤其是網(wǎng)格計(jì)算的處理器，具有廣泛的應(yīng)用前景。（*該技術(shù)在2017年保護(hù)過(guò)期，可自由使用*）
【技術(shù)實(shí)現(xiàn)步驟摘要】
本技術(shù)高速可信網(wǎng)絡(luò)處理器，尤其涉及一種計(jì)算機(jī)指令可 動(dòng)態(tài)變化的高速可信網(wǎng)絡(luò)處理器。二、
技術(shù)介紹
現(xiàn)在的計(jì)算機(jī)指令集是固定的。如，X86的處理器，X86處理器 是一種復(fù)雜指令集處理器(CISC處理器)，其處理器指令越來(lái)越多， 越來(lái)越復(fù)雜；再如ARM、 MIPS、 PowerPC處理器是一種精簡(jiǎn)指令集處 理器(RISC處理器)，其指令數(shù)不多，尋址方式筒單，主要通過(guò)多 道流水線來(lái)提高處理器的速度。隨著集成電路的工藝的不斷進(jìn)步，集成電路的線寬的不斷減小， 特別是量子器件的不斷發(fā)展，其單位面積上集成電路的門(mén)數(shù)不斷增 力口，為可重構(gòu)指令計(jì)算機(jī)提供了物質(zhì)條件。動(dòng)態(tài)可編程集成電路工作原理為了避免實(shí)現(xiàn)動(dòng)態(tài)可編程電路 在電路部分或全部配置時(shí)電路的相互影響，在電路中增加了輸出控 制電路。當(dāng)部分重新配置電路時(shí)，帶允許輸出端的同步緩存寄存器 保存上一次的結(jié)果，在配置同步時(shí)鐘的作用下重新配置。未配置的 電路仍能正常工作。對(duì)本單元的電路是否重新配置受允許配置寄存 器的控制。所有的允許配置位均有效，可對(duì)整個(gè)動(dòng)態(tài)可編程集成電 路所有的電路在配置時(shí)鐘的同步作用下重新配置，配置前本單元輸 出的中間結(jié)果可保存在D觸發(fā)器中，供電路配置完成后使用這個(gè)中間結(jié)果。以上內(nèi)容是我申請(qǐng)的專利，可編程指令集計(jì)算機(jī)集成電路(動(dòng)態(tài)可編程集成電路)，專利號(hào)為200610155427. 4中的內(nèi)容，申請(qǐng)?jiān)?2006年12月25日。可通過(guò)E-mail向我索取q1483@126.com,或者 到htt。:〃www.si。o.qov.cn上查詢。頻率是處理器發(fā)展的瓶頸，計(jì)算機(jī)處理器由"頻率至上"，逐漸 發(fā)展到現(xiàn)在的"并行至上"。現(xiàn)在是計(jì)算機(jī)體系結(jié)構(gòu)的"戰(zhàn)國(guó)時(shí)代"， 超標(biāo)量、VLIW(超長(zhǎng)指令字)、EPIC(顯式并行指令集計(jì)算機(jī))、多CELL 處理器、同構(gòu)多核并行、異構(gòu)多核并行、可重構(gòu)計(jì)算、DNA生物并行 計(jì)算、量子計(jì)算等。隨著集成電路技術(shù)的發(fā)展，超大規(guī)模"動(dòng)態(tài)可重構(gòu)集成電路"完 全能實(shí)現(xiàn)。本課題研究開(kāi)拓了一個(gè)新領(lǐng)域，動(dòng)態(tài)可重構(gòu)指令，實(shí)現(xiàn)可 重構(gòu)指令、實(shí)現(xiàn)可重構(gòu)線程級(jí)指令、可重構(gòu)進(jìn)程級(jí)指令，實(shí)現(xiàn)芯片的 動(dòng)態(tài)可重用。動(dòng)態(tài)可重構(gòu)指令計(jì)算機(jī)具有RISC(精簡(jiǎn)指令集計(jì)算機(jī))和 CISC(復(fù)雜指令集計(jì)算機(jī))優(yōu)點(diǎn)，克服了 RISC和CISC缺點(diǎn)；可實(shí)現(xiàn)異 構(gòu)多核并行處理，也可實(shí)現(xiàn)同構(gòu)多核并行處理，混合多核并行處理； 利用芯片面積換速度，通過(guò)流水線、并行流水線提高計(jì)算機(jī)的處理速 度；利用動(dòng)態(tài)可重構(gòu)集成電路實(shí)現(xiàn)了芯片的動(dòng)態(tài)可重用，提高芯片的 使用率。實(shí)現(xiàn)了多處理器、芯片面積、運(yùn)算速度、功耗的和諧統(tǒng)一； 動(dòng)態(tài)可重構(gòu)指令計(jì)算機(jī)實(shí)現(xiàn)了 CISC(復(fù)雜指令集計(jì)算機(jī))與RISC(精 簡(jiǎn)指令集計(jì)算機(jī))的統(tǒng)一；同構(gòu)并行與異構(gòu)并行的統(tǒng)一；功耗與速率統(tǒng)一；實(shí)現(xiàn)線程級(jí)、進(jìn)程級(jí)指令。本項(xiàng)目可廣泛應(yīng)用在PC機(jī)、普適計(jì)算、嵌入式處理器、通信處 理器、網(wǎng)絡(luò)處理機(jī)尤其是網(wǎng)格計(jì)算的處理器；可從指令層次實(shí)現(xiàn)可信 計(jì)算，應(yīng)用于可信網(wǎng)絡(luò)處理器、可信處理器等。動(dòng)態(tài)可重構(gòu)計(jì)算機(jī)具 有速度更快、效率高、功耗低、體積小、價(jià)格低、功能多、多核并行 處理，具有廣泛的應(yīng)用前景。 三、
技術(shù)實(shí)現(xiàn)思路
要解決的問(wèn)題(1) 解決現(xiàn)有計(jì)算機(jī)指令集效率低下的問(wèn)題； (2 ) 解決現(xiàn)有計(jì)算機(jī)處理速度慢的問(wèn)題；(3) 解決現(xiàn)有計(jì)算機(jī)功率大，降低計(jì)算機(jī)處理器的功耗；(4) 提高芯片的資源利用率； 技術(shù)方案為了實(shí)現(xiàn)上述的目的，本技術(shù)提供由動(dòng)態(tài)可重構(gòu)集成 電路組成的高速可信網(wǎng)絡(luò)處理器，動(dòng)態(tài)可重構(gòu)集成電路連接動(dòng) 態(tài)可重構(gòu)集成電路的配置電路、用戶數(shù)據(jù)輸入/輸出電路、隨 機(jī)存儲(chǔ)器、鍵盤(pán)、鼠標(biāo)、顯示器；動(dòng)態(tài)可重構(gòu)集成電路包括多 個(gè)可重構(gòu)單元，每個(gè)可重構(gòu)單元由帶配置隊(duì)列的SRAM可重構(gòu) 電路和配置時(shí)鐘構(gòu)成；當(dāng)對(duì)應(yīng)的配置單元的配置時(shí)鐘控制允許 時(shí)對(duì)配置單元進(jìn)行配置，即更新對(duì)應(yīng)的指令；當(dāng)配置時(shí)鐘控制 電路禁止時(shí)，不對(duì)配置單元配置數(shù)據(jù)進(jìn)行更新，保留原有的配 置，即保留原有的可重構(gòu)指令。上述裝置中可重構(gòu)單元由帶配置隊(duì)列的SRAM組成的可重 構(gòu)指令電路配置電路；當(dāng)配置時(shí)鐘控制電路允許時(shí)在配置時(shí)鐘 的作用下配置數(shù)據(jù)隊(duì)列依次向前移動(dòng)一個(gè)單元，原隊(duì)列的第二 個(gè)單元的數(shù)據(jù)移動(dòng)到隊(duì)首單元，隊(duì)首單元數(shù)據(jù)即是新的配置數(shù) 據(jù)；當(dāng)配置時(shí)鐘控制電路禁止時(shí)，即使有配置時(shí)鐘來(lái)到，但控 制電路不允許將其傳送到配置電路上，其本單元的配置隊(duì)列的 數(shù)據(jù)不變。上述裝置中配置時(shí)鐘可以是上升沿有效；也可以是下降沿 有效；也可以是高電平有效；也可以是j氐電平有效；也可以上 升沿、下降沿、高電平、低電平的組合有效。上述裝置中時(shí)鐘允許控制器釆用帶允許控制端的控制器， 控制器的允許輸入端連接到本配置單元的允許輸出線上，控制 器的輸入端連接整個(gè)可重構(gòu)集成電路的配置時(shí)鐘，輸出端連接 配置隊(duì)列上的配置時(shí)鐘。上述裝置中配置隊(duì)列的隊(duì)首單元數(shù)據(jù)可不直接作為配置 數(shù)據(jù)，需要再配置到每個(gè)動(dòng)態(tài)可重構(gòu)邏輯單元的配置位中才有 效。本技術(shù)提供可重構(gòu)指令計(jì)算機(jī)包括以下步驟 步驟401，動(dòng)態(tài)可重構(gòu)指令處理器上電或復(fù)位； 步驟402,通過(guò)下載接口對(duì)動(dòng)態(tài)可重構(gòu)集成電路配置隊(duì) 列下載配置數(shù)據(jù)；步驟4Q3，對(duì)每個(gè)配置單元隊(duì)列的隊(duì)首進(jìn)行配置，生成一個(gè)可重構(gòu)指令或多個(gè)可重構(gòu)指令；步驟404，根據(jù)程序的需要對(duì)隊(duì)列的其它單元進(jìn)行配置；步驟405,才艮據(jù)程序的需要，打開(kāi)對(duì)應(yīng)的控制單元對(duì)配 置單元進(jìn)行重新配置，生成相應(yīng)新指令，其它部分不變；步驟406,有新的需要重新配置嗎？ 如果是則轉(zhuǎn)到步 驟404，如果否則轉(zhuǎn)到步驟406。上述方法中一條可重構(gòu)指令完成一個(gè)完整的功能，指令 配置完成后，數(shù)據(jù)從輸入端流入動(dòng)態(tài)可重構(gòu)指令處理器處理 好的結(jié)果從輸出端輸出。上述方法中可重構(gòu)指令能通過(guò)配置電路不斷動(dòng)態(tài)重新 配置、更新。上述方法中在動(dòng)態(tài)可重構(gòu)指令處理器中可重構(gòu)為一條 可重構(gòu)指令；在動(dòng)態(tài)可重構(gòu)指令處理器中可重構(gòu)為多條相同 的可重構(gòu)指令；在動(dòng)態(tài)可重構(gòu)指令處理器中可重構(gòu)為多條不 同的可重構(gòu)指令；在動(dòng)態(tài)可重構(gòu)指令處理器中可重構(gòu)為幾條 相同幾條不同的可重構(gòu)指令。上述方法中多條動(dòng)態(tài)可重構(gòu)指令可組合成新的指令。有益效果(1) 計(jì)算機(jī)指令集效率低下的問(wèn)題現(xiàn)在計(jì)算機(jī)的指令是 固定的，需要通過(guò)成千上萬(wàn)條指令才能完成一個(gè)功能，為了解決現(xiàn)有計(jì)算機(jī)處理器固定指令處理效率低 下的問(wèn)題，本技術(shù)采用動(dòng)態(tài)可重構(gòu)指令處理器。(2) 計(jì)算機(jī)處理速度慢的問(wèn)題由于采用可重構(gòu)指令，每 條指令完成一個(gè)完整的功能，實(shí)際上是用面積換速度 來(lái)提高計(jì)算機(jī)處理器的速度，增加電路的流水線、并 行流水線。(3 ) 降低計(jì)算機(jī)處理器的功耗現(xiàn)在的計(jì)算機(jī)因?yàn)橹噶畹?效率低，為提高計(jì)算機(jī)處理器的處理速度，采用提高 頻率的方法，頻率越高，器件的漏電流越大，功耗也 越大；采用動(dòng)態(tài)可重構(gòu)指令處理器后，達(dá)到同樣的處 理性能，系統(tǒng)的主頻可大大降低，從而處理器的功耗 也大大降低。(4) 提高芯片的資源利用率現(xiàn)有的FPGA(現(xiàn)場(chǎng)可編程集 成電路)也可以實(shí)現(xiàn)電路的可重新編程，大家知道， 計(jì)算機(jī)處理器實(shí)際上通過(guò)指令的組合成可構(gòu)成一個(gè) 無(wú)限個(gè)"有限狀態(tài)機(jī)"，從而能實(shí)現(xiàn)各種處理，而FPGA 在一次編程中可構(gòu)成一種"有限狀態(tài)機(jī)"，需要重新 編程可構(gòu)成另外一種狀態(tài)機(jī)，本技術(shù)通過(guò)動(dòng)態(tài)可 重構(gòu)電路，實(shí)現(xiàn)動(dòng)態(tài)重新構(gòu)建指令，可實(shí)現(xiàn)快速的重 新本文檔來(lái)自技高網(wǎng)...
【技術(shù)保護(hù)點(diǎn)】
一種高速可信網(wǎng)絡(luò)處理器，包括：由動(dòng)態(tài)可重構(gòu)集成電路組成的高速可信網(wǎng)絡(luò)處理器，動(dòng)態(tài)可重構(gòu)集成電路連接動(dòng)態(tài)可重構(gòu)集成電路的配置電路、用戶數(shù)據(jù)輸入／輸出電路、隨機(jī)存儲(chǔ)器、鍵盤(pán)、鼠標(biāo)、顯示器； 其特征包括是：動(dòng)態(tài)可重構(gòu)集成電路包括多個(gè)可重構(gòu)單元，每個(gè)可重構(gòu)單元由帶配置隊(duì)列的ＳＲＡＭ可重構(gòu)電路和配置時(shí)鐘構(gòu)成；當(dāng)對(duì)應(yīng)的配置單元的配置時(shí)鐘允許時(shí)對(duì)配置單元進(jìn)行配置，即更新對(duì)應(yīng)的指令；當(dāng)配置時(shí)鐘禁止時(shí)，不對(duì)配置單元配置數(shù)據(jù)進(jìn)行更新，保留原有的配置，即保留原有的可重構(gòu)指令。
【技術(shù)特征摘要】
【專利技術(shù)屬性】
技術(shù)研發(fā)人員：顧士平，華曉勤，
申請(qǐng)(專利權(quán))人：顧士平，
類型：實(shí)用新型
國(guó)別省市：32[中國(guó)|江蘇]
還沒(méi)有人留言評(píng)論。發(fā)表了對(duì)其他瀏覽者有用的留言會(huì)獲得科技券。