TMS320C6201/6701數字信號處理器精簡開發平臺制造技術

本實用新型專利技術涉及一種ＴＭＳ３２０Ｃ６２０１／６７０１數字信號處理器精簡開發平臺。它包括一片ＴＭＳ３２０Ｃ６２０１／６７０１ＤＳＰ，ＤＳＰ連接一個電源管理與復位監測電路、一個時鐘電路、一個同步突發靜態存儲器ＳＢＳＲＡＭ、一個擴展接口、一個ＪＴＡＧ下載口、一個系統跳線口，并通過一個總線驅動電路連接兩個并聯的同步動態存儲器ＳＤＲＡＭ、一個閃存ＦｌａｓｈＲＯＭ和一個擴展接口。本實用新型專利技術為用戶提供一種高性價比的ＤＳＰ開發平臺。（*該技術在2016年保護過期，可自由使用*）

【技術實現步驟摘要】

本技術涉及一種數字信號處理器(Digital?Signal?Processor，以下簡稱DSP)應用系統，具體地說，涉及一種基于TMS320C6201/6701?DSP的精簡開發平臺。
技術介紹
自從20世紀70年代末80年代初DSP芯片誕生以來，DSP芯片得到了飛速的發展。DSP芯片的高速發展，一方面得益于集成電路技術的發展，另一方面也得益于巨大的市場。隨著DSP芯片應用需求的增大，越來越多的人加入到DSP系統開發隊伍中來。然而DSP芯片結構特殊、復雜，進行DSP系統開發難度大，特別是基于德州儀器公司的TMS320C6000系列DSP的應用系統的系統結構更復雜、開發周期更長、開發難度更大。基于DSP的應用系統一般需要外擴大容量的存儲器(一般為FlashROM、SRAM、SDRAM)，而DSP、存儲器又是系統中工作頻率最高、設計難度最大、花費成本最高的地方，因此，采用一些新的設計方法，設計出由DSP芯片、外擴存儲器以及基本的電源管理及復位監測電路、時鐘電路、仿真接口等組成的精簡開發平臺，對成功、高效地開發DSP應用系統具有非常重要的意義。目前，國內市場也存在基于各種型號DSP芯片的開發平臺，這些產品功能固然齊全，但價格過高，有些功能對于某些開發者來說是多余的，難免造成不必要的浪費。
技術實現思路
本技術的目的就是針對上述
技術介紹
中的不足之處，為用戶提供一種性價比更高的基于TMS320C6201/6701?DSP的精簡開發平臺。為實現上述目的，本技術提出如下技術解決方案：一種TMS320C6201/6701數字信號處理器精簡開發平臺，包括一片TMS320C6201/6701?DSP(1)，其特征在于：a.一個電源管理與復位監測電路(2)包含有電源管理電路和復位監測電路，其中的電源管理電路產生3.3V和1.8V電壓通過DSP(1)的電源/接地引腳輸入到DPS(1)，復位監測電路通過DSP(1)的RESET引腳控制DSP(1)，對其進行上電復位或手動復位；-->b.一個時鐘電路(3)接入到DSP的時鐘輸入引腳；c.DSP的EMIF共享信號線、SBSRAM控制信號線直接連接一個同步突發靜態存儲器SBSRAM(4)；d.DSP(1)的EMIF共享信號線、SDRAM/異步器件控制信號線通過總線驅動電路(7)后連接兩個并聯的同步動態存儲器SDRAM(5)、一個閃存FlashROM(6)和一個擴展接口(8)；e.DSP(1)的主機接口HPI、多功能緩沖串口McBSP直接連接一個擴展接口(8)；f.DSP(1)的JTAG仿真引腳和系統跳線設置引腳分別直接連接一個JTAG下載口(9)和一個系統跳線口(10)。本平臺的電源管理電路提供了平臺所需的各種電源；復位監測電路提供對平臺的上電復位和手動復位功能；時鐘電路提供一個外部時鐘，輸入到DSP內經過倍頻后作為DSP和擴展存儲器的時鐘；JTAG下載口是符合IEEE?1194.1標準的仿真接口，可以通過仿真器與PC機相連，通過DSP的集成開發環境CCS進行調試；系統跳線口用來設置存儲空間映射方式和引導模式。本平臺擴展的存儲器包括SBSRAM、SDRAM和FlashROM。DSP的外部存儲器空間總共分為四個：CE0、CE1、CE2和CE3。CE0空間配置有MT58L256L32P，該芯片是256K*32bits?SBSRAM；CE2空間配置兩片MT48LC8M16A2，組成8M*32bits?SDRAM；CE1空間配置型號為AM29LV160DB的1M*16bits?FlashROM，同時也可以作為外部存儲器擴展；CE3空間留做外部存儲器擴展。本平臺為用戶提供了異步/同步存儲器、主機接口(HPI)、多通道緩沖串口(McBSP)、中斷、定時器、時鐘信號的擴展接口，允許用戶設計自己的專用電路，通過這個擴展接口連接在平臺上。這個擴展接口采用堆棧總線的架構，可以使平臺以堆棧的形式并聯使用，構成多DSP的并行結構，從而適用于更大規模的數據處理。考慮到本平臺與用戶電路連接時，DSP的地址總線與數據總線的負載比較大，需要用總線驅動對它們的負載能力進行擴展，以保證系統能穩定工作。在DSP的外部存儲器接口(EMIF)與擴展的存儲器、擴展接口之間連接有總線驅動電路(7)，總線驅動的使用，既擴展了總線的負載能力，又隔離了DSP和外圍器件。上述的總線驅動電路(7)由數據總線驅動電路和地址總線驅動電路組成。上述的數據總線驅動電路由第一數據總線驅動和第二數據總線驅動組成；第一數據總線驅動是一片型號為IDTQS34X245的32位總線開關(U2)，第二數據總線驅動由-->兩片型號為SN74LVTH16245的16位3態輸出總線收發器(U3和U4)并聯而成；來自DSP(1)的EMIF的數據線ED[31...0]接至第一數據總線驅動(U2)的A0～A31端，從B0～B31端輸出信號xD[31...0]；DSP(1)的CE0t#信號通過一個電阻后經由一個型號為SN74AHC1G04的反相器(U12)，輸入到第一數據總線驅動(U2)的使能引腳；來自第一數據總線驅動(U2)B0～B31端的數據線xD[31...0]接至第二數據總線驅動(U3和U4)的A端，從B端輸出數據信號xED[31...0]；DSP(1)的AWE#信號通過一個型號為SN74AHCIG04的反向器(U13)后連至SN74LVTH16245，控制其數據流通方向，DSP(1)的CE3t#信號控制兩片SN74LVTH16245的使能端OE#。上述的地址總線驅動電路由三片型號為SN74CBT16244的16位總線開關(U5、U6、U7)組成；來自DSP(1)的EMIF的字節使能信號BE[3...0]t#接至總線開關U5的1A2、1A3、4A1、4A2端，DSP(1)的地址線EAr(1)從總線開關U5剩余的A端接入，SBSRAM控制線DSP_SSADSt#、DSP_SSOEt#、SSWEt#、DSP_SSCLK分別接至總線開關U6的1A3、1A4、2A2、2A3端，DSP(1)的地址線EAr[21...2]接入總線開關U6剩余的A端以及總線開關U7的A端，其中DSP(1)的EAr[21、16、14、12、11、9、6、5]分別接入總線開關U7的兩個A端；從地址總線驅動SN74CBT16244輸出的信號均端接一個防反射電阻；三片SN74CBT16244的使能端OE#均接地。本技術的優點和積極效果是：●本平臺提供了大容量、高速存儲器，可以滿足實時的高速信號處理；●本平臺除擴展了必要的存儲器外，DSP的其它外設如HPI、McBSP、中斷、定時器等的功能引腳都引出到擴展接口以供擴展，方便用戶二次開發；●本平臺所采用的芯片集成度都很高，DSP外圍集成塊均采用3.3V低電壓供電，功耗都比較小；硬件采用10層印刷電路板，并采取了相應的減小電路干擾的方式布線，使得平臺的硬件體積較小，可靠性強。附圖說明圖1為本技術的原理框圖。圖2為本技術中的DSP外部存儲器接口電路原理圖。圖3為本技術中的數據總線驅動電路原理圖。圖4為本技術中的地址總線驅動電路原理圖。圖5為本技術中的SBSRAM電路原理圖。圖6為本技術中的SDRA本文檔來自技高網...

【技術保護點】
一種ＴＭＳ３２０Ｃ６２０１／６７０１數字信號處理器精簡開發平臺，包括一片ＴＭＳ３２０Ｃ６２０１／６７０１ＤＳＰ（１），其特征在于：ａ．一個電源管理與復位監測電路（２）包含有電源管理電路和復位監測電路，其中的電源管理電路產生３．３Ｖ和 １．８Ｖ電壓通過ＤＳＰ（１）的電源／接地引腳輸入到ＤＰＳ（１），復位監測電路通過ＤＳＰ（１）的ＲＥＳＥＴ引腳控制ＤＳＰ（１），對其進行上電復位或手動復位；ｂ．一個時鐘電路（３）接入到ＤＳＰ的時鐘輸入引腳；ｃ．ＤＳＰ的ＥＭＩＦ 共享信號線、ＳＢＳＲＡＭ控制信號線直接連接一個同步突發靜態存儲器ＳＢＳＲＡＭ（４）；ｄ．ＤＳＰ（１）的ＥＭＩＦ共享信號線、ＳＤＲＡＭ／異步器件控制信號線通過總線驅動電路（７）后連接兩個并聯的同步動態存儲器ＳＤＲＡＭ（５）、一個閃存Ｆ ｌａｓｈＲＯＭ（６）和一個擴展接口（８）；ｅ．ＤＳＰ（１）的主機接口ＨＰＩ、多功能緩沖串口ＭｃＢＳＰ直接連接一個擴展接口（８）；ｆ．ＤＳＰ（１）的ＪＴＡＧ仿真引腳和系統跳線設置引腳分別直接連接一個ＪＴＡＧ下載口（９）和一個系 統跳線口（１０）。...

【技術特征摘要】
1.一種TMS320C6201/6701數字信號處理器精簡開發平臺，包括一片TMS320C6201/6701?DSP(1)，其特征在于：a.一個電源管理與復位監測電路(2)包含有電源管理電路和復位監測電路，其中的電源管理電路產生3.3V和1.8V電壓通過DSP(1)的電源/接地引腳輸入到DPS(1)，復位監測電路通過DSP(1)的RESET引腳控制DSP(1)，對其進行上電復位或手動復位；b.一個時鐘電路(3)接入到DSP的時鐘輸入引腳；c.DSP的EMIF共享信號線、SBSRAM控制信號線直接連接一個同步突發靜態存儲器SBSRAM(4)；d.DSP(1)的EMIF共享信號線、SDRAM/異步器件控制信號線通過總線驅動電路(7)后連接兩個并聯的同步動態存儲器SDRAM(5)、一個閃存FlashROM(6)和一個擴展接口(8)；e.DSP(1)的主機接口HPI、多功能緩沖串口McBSP直接連接一個擴展接口(8)；f.DSP(1)的JTAG仿真引腳和系統跳線設置引腳分別直接連接一個JTAG下載口(9)和一個系統跳線口(10)。2.根據權利要求1所述的TMS320C6201/6701數字信號處理器精簡開發平臺，其特征在于所述的總線驅動電路(7)由數據總線驅動電路和地址總線驅動電路組成。3.根據權利要求2所述的TMS320C6201/6701數字信號處理器精簡開發平臺，其特征在于所述的數據總線驅動電路由第一數據總線驅動和第二數據總線驅動組成；第一數據總線驅動是一片型號為IDTQS34X245的32位總線開關(U2)，第二數據總線驅動由兩片型號為SN74LVTH16245的16位3態輸出總線收發器(U3和U4)并聯而成；來自DSP(1)的E...

【專利技術屬性】
技術研發人員：薛雷，
申請(專利權)人：上海大學，
類型：實用新型
國別省市：31[中國|上海]