提供了一種利用存儲器仿真模塊的嵌入式微計算機單元（ＭＣＵ）和一種測試該嵌入式ＭＣＵ的方法。該嵌入式ＭＣＵ包含：內部存儲器，連接到總線主控器設備，用于存儲來自總線主控器設備的臨時數據和測試模式下的測試向量；存儲器控制器，用于在處理器內核運行時，存取內部存儲器或外部存儲器；和存儲器仿真模塊，連接在存儲器控制器與內部存儲器之間，用于在測試模式下，將測試向量存儲到內部存儲器中。
【技術實現步驟摘要】
本專利技術涉及一種嵌入式微計算機單元(MCU)，具體地說，涉及一種使用存儲器仿真模塊來實現高速測試的嵌入式MCU及其測試方法。
技術介紹
特定用途集成電路(ASIC)技術已經發展到單一芯片集，并于最近已發展到具有嵌入式內核的片上系統(SoC)。SoC IC包含各種可重用功能塊，諸如微處理器、接口、存儲陣列和數字信號處理器。預先設計的功能塊通常被稱作“內核”。圖1示出了傳統嵌入式微計算機單元(MCU)100的例子。參考圖1，嵌入式MCU 100包含處理器內核110、總線主控器設備120、存儲器控制器130、和內部存儲塊140。所述處理器內核110、總線主控器設備120、和存儲器控制器130共享總線。所述存儲器控制器130控制經由輸入/輸出(I/O)引腳160的外部存儲器150與所述嵌入式MCU 100中的內部存儲塊140之間的數據傳輸。用于確認嵌入式MCU 100的功能的測試包含錯誤測試與延遲錯誤測試。所述錯誤測試不考慮時間而確認從“1”到“0”或從“0”到“1”邏輯狀態變化，也就是說，觸發結果。延遲錯誤測試包括時間作為觸發邏輯狀態時的因素。延遲錯誤測試以100MHz的頻率操作所述嵌入式MCU 100，例如，確認所述嵌入式MCU 100是否正在運行。因此，隨著半導體器件運行速度的提高，延遲錯誤測試變得越來越重要。當利用延遲錯誤測試來測試嵌入式MCU 100時，以嵌入式MCU 100的實際運行速度執行該測試。具體說，將測試向量施加到嵌入式MCU 100，并在例如圖2與3所示測試條件下確認嵌入式MCU 100的輸出。然而，在這些運行速度下，因為輸入與輸出的定時容限而難以執行測試。圖2示出了電路通道，通過該電路通道，而產生輸入到嵌入式MCU 100中的I/O引腳160的外部時鐘信號EXT.CLK、由接收外部時鐘信號EXT.CLK的內部電路產生的內部時鐘信號EMCLK、以及響應于內部時鐘信號EMCLK而輸出到嵌入式MCU 100中的I/O引腳160的數據信號DOUT。圖3示出了響應于內部時鐘信號EMCLK的輸出數據信號DOUT相對于外部時鐘信號EXT.CLK的定時容限。在圖3中，EMCLK(bst)代表在產生外部時鐘信號EXT.CLK之后迅速產生內部時鐘信號EMCLK的最佳狀態，EMCLK(typ)代表在產生外部時鐘信號EXT.CLK之后比EMCLK(bst)狀態稍慢地產生內部時鐘信號EMCLK的典型狀態，而EMCLK(wst)代表在產生外部時鐘信號EXT.CLK之后比EMCLK(bst)和EMCLK(typ)狀態更慢地產生內部時鐘信號EMCLK的最差狀態。如圖3所示，在最佳狀態與最差狀態下，輸出數據信號DOUT的中心與外部時鐘信號EXT.CLK的邊沿不一致。因此，當確定用于測試的嵌入式MCU100的建立時間時，就需要考慮外部時鐘信號EXT.CLK的輸入容限。然而，當以例如幾百MHz的高頻操作嵌入式MCU 100時，因為嵌入式MCU 100的I/O引腳160的電阻特性，而難以利用外部測試向量來測試嵌入式MCU100。因此，期望用于高速測試的嵌入式MCU。
技術實現思路
根據本專利技術的一個方面，提供了一種嵌入式微計算機單元(MCU)，包含內部存儲塊，用于存儲由外部設備提供的測試向量；存儲器控制器，用于控制所述內部存儲塊；和存儲器仿真模塊，連接在存儲器控制器與內部存儲塊之間，用于在測試模式下，將測試向量存儲在內部存儲器中。該存儲器仿真模塊包含地址映射寄存器，用于設置由該存儲器控制器存取的內部存儲塊的區域；地址解碼器，用于尋址由該存儲器控制器存取的內部存儲塊的區域；以及存取控制信號轉換器，用于響應于內部存儲塊的類型而將外部存儲器存取信號變換為預定存取信號。根據本專利技術的另一方面，提供了一種嵌入式MCU，包含總線，連接到處理器內核與總線主控器設備；內部存儲塊，連接到總線主控器設備，用于存儲總線主控器設備的臨時數據，并用于存儲測試模式下的測試向量；和存儲器控制器，用于在處理器內核運行時，存取內部存儲塊或外部存儲器。該嵌入式MCU還包括存儲器仿真模塊，連接在存儲器控制器與內部存儲塊之間，用于在測試模式下，將測試向量存儲在內部存儲器中；第一選擇器，用于將外部存儲器和存儲器仿真模塊有選擇地連接到存儲器控制器；以及第二選擇器，用于將總線主控器設備和存儲器仿真模塊有選擇地連接到內部存儲塊。根據本專利技術的另一方面，提供了一種測試嵌入式MCU的方法，該方法包含接收用于測試嵌入式MCU的測試向量；利用存儲器仿真模塊設置將存儲測試塊的內部存儲塊的區域；并產生用于存取內部存儲塊的設置區域的存取信號。該方法還包括將測試向量存儲在內部存儲塊的設置區域中；根據存儲在內部存儲塊中的測試向量對嵌入式MCU進行測試；以及輸出測試結果。附圖說明通過參考附圖詳細描述其示范實施例，本專利技術的上述及其它特征將變得更加清楚，其中圖1示出了與外部存儲器相連的傳統嵌入式微計算機單元(MCU)的內部結構；圖2示出了圖1所示的嵌入式MCU的電路通道；圖3是示出了由圖2的電路通道產生的時鐘信號與輸出數據之間的關系的定時圖；圖4示出了根據本專利技術示范實施例的嵌入式MCU；圖5示出了圖4的嵌入式MCU的內部結構；圖6示出了圖5的存取控制信號轉換器；以及圖7示出了將初始存儲值加載到圖4的嵌入式MCU的內部存儲塊的處理。具體實施例方式圖4示出了根據本專利技術示范實施例的嵌入式微計算機單元(MCU)400。參考圖4，該嵌入式MCU 400包含處理器內核410、總線主控器設備420、存儲器控制器430、內部存儲塊440、第一與第二選擇器435與445、以及存儲器仿真模塊450。所述存儲器仿真模塊450通過第一選擇器435與存儲器控制器430連接，并通過第二選擇器445與內部存儲塊440連接。所述嵌入式MCU 400通過一個或多個輸入/輸出(I/O)引腳470與一個或多個外部存儲器460連接。圖5示出了嵌入式MCU 400的內部結構(不含處理器內核410與總線主控器設備420)。參考圖5，存儲器仿真模塊450包含地址映射寄存器451、地址解碼器452、和存取控制信號轉換器453。通過第二選擇器445與存儲器仿真模塊450連接的內部存儲塊440包含只讀存儲/靜態隨機存取存儲(ROM/SRAM)塊441、FLASH(快閃)存儲塊442、同步動態隨機存取存儲(SDRAM)塊443。所述內部存儲塊440通過第二選擇器445與總線主控器設備420連接。因此，如果需要，總線主控器設備420可以將數據臨時存儲在內部存儲塊440中。存儲器控制器430包含靜態存儲器控制器431、NAND閃存控制器432和SDRAM控制器433。外部存儲器460包含ROM/SRAM塊461、NAND閃存塊462和SDRAM塊463。外部存儲器460通過I/O引腳470a、470b、和470c而連接到嵌入式MCU 400。存儲器仿真模塊450還可以經由I/O引腳470d而與外部設備連接。存儲器仿真模塊450中的地址映射寄存器451對存儲器控制器430存取的內部存儲塊440中的區域進行設置，這是因為內部存儲塊440通常具有比外部存儲器460小的容量。參考圖示了嵌入式MCU 400的內部存儲塊440和存儲器仿真模塊450的一部分的本文檔來自技高網...
【技術保護點】
一種嵌入式微計算機單元（ＭＣＵ），包含：內部存儲器，用于存儲來自外部設備的測試向量；存儲器控制器，用于控制所述內部存儲器；和存儲器仿真模塊，用于在測試模式下，將測試向量存儲到內部存儲器中。
【技術特征摘要】
...
【專利技術屬性】
技術研發人員：樸鎮權，
申請(專利權)人：三星電子株式會社，
類型：發明
國別省市：KR[韓國]
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。