一次性寫入存儲器單元制造技術(shù)

在一些實(shí)施例中，本公開涉及一種一次性寫入(OTP)存儲器單元。一次性寫入存儲器單元包括讀取晶體管和與讀取晶體管相鄰的寫入晶體管。讀取晶體管包括讀取介電層和覆蓋讀取介電層的讀取柵極電極。寫入晶體管包括寫入介電層和覆蓋寫入介電層的寫入柵極電極。寫入晶體管具有比讀取晶體管小的崩潰電壓。

【技術(shù)實(shí)現(xiàn)步驟摘要】
一次性寫入存儲器單元
本公開涉及一種一次性寫入存儲器單元，特別是具有帶有更多陷阱的寫入介電層的一次性寫入存儲器單元。
技術(shù)介紹
許多現(xiàn)代電子裝置包括電子存儲器。電子存儲器是被配置以在個(gè)別存儲器單元中存儲數(shù)據(jù)的一位元的裝置。存儲器單元是被配置以存儲數(shù)據(jù)的一位元的電路，通常使用一或多個(gè)晶體管。一種類型的電子存儲器是一次性寫入(one-timeprogram；OTP)存儲器。OTP存儲器是只讀存儲器，其只能被寫入(例如：被寫進(jìn)(writtento))一次。
技術(shù)實(shí)現(xiàn)思路
本公開提供一種一次性寫入存儲器單元。一次性寫入存儲器單元包括讀取晶體管和寫入晶體管。讀取晶體管包括讀取介電層和覆蓋讀取介電層的讀取柵極電極。寫入晶體管相鄰于讀取晶體管，其中寫入晶體管包括寫入介電層和覆蓋寫入介電層的寫入柵極電極。寫入晶體管的崩潰電壓小于讀取晶體管的崩潰電壓。本公開提供一種一次性寫入存儲器單元。一次性寫入存儲器單元包括讀取晶體管。讀取晶體管與在基板上的寫入晶體管串聯(lián)耦合。讀取晶體管包括布置在讀取柵極電極和基板之間的讀取介電層。寫入晶體管包括布置在寫入柵極電極和基板之間的寫入介電層。讀取介電層具有第一平均表面粗糙度。寫入晶體管具有第二平均表面粗糙度，其大于第一平均表面粗糙度。本公開提供一種一次性寫入存儲器單元的形成方法。一次性寫入存儲器單元的形成方法包括在基板的寫入介電層上方形成包括第一冗余柵極電極的第一冗余柵極堆疊；在基板的讀取介電層上方形成包括第二冗余柵極電極的第二冗余柵極堆疊；在第二冗余柵極堆疊上方形成掩膜結(jié)構(gòu)；執(zhí)行第一蝕刻制程以移除第一冗余柵極電極，以暴露寫入介電層；移除掩膜結(jié)構(gòu)；執(zhí)行第二蝕刻制程以移除第二冗余柵極電極，以暴露讀取介電層，其中寫入介電層暴露于第二蝕刻制程；以及在寫入介電層上方形成寫入柵極電極，并且在讀取介電層上方形成讀取柵極電極。附圖說明本公開實(shí)施例可通過閱讀以下的詳細(xì)說明以及范例并配合相應(yīng)的視圖以更詳細(xì)地了解。需要注意的是，依照業(yè)界的標(biāo)準(zhǔn)操作，各種特征部件并未依照比例繪制，并且僅用于說明的目的。事實(shí)上，為了清楚論述，各種特征部件的尺寸可以任意地增加或減少。圖1A顯示了具有一次性寫入(OTP)存儲器單元的集成電路芯片的一些實(shí)施例的剖面圖，一次性編寫入(OTP)存儲器單元包括比讀取介電層更受損壞的寫入介電層。圖1B和圖1C顯示了對應(yīng)圖1A的剖面圖的OTP存儲器單元的一些實(shí)施例的電路圖。圖2顯示了包括對應(yīng)圖1A的剖面圖的多個(gè)OTP存儲器單元的OTP存儲器陣列的一些實(shí)施例的電路圖。圖3顯示了OTP存儲器單元的一些額外實(shí)施例的剖面圖，OTP存儲器單元包括比讀取介電層更受損壞的寫入介電層。圖4顯示了OTP存儲器單元的一些額外實(shí)施例的剖面圖，OTP存儲器單元包括比讀取介電層更受損壞的寫入介電層，并且寫入柵極柵電極包括與讀取柵極電極不同的材料。圖5顯示了OTP存儲器單元的一些額外實(shí)施例的剖面圖，OTP存儲器單元包括具有比讀取介電層小的厚度的寫入介電層。圖6、圖7、圖8A和圖8B、圖9A和圖9B、圖10A和圖10B、圖11A和圖11B、圖12A和圖12B、圖13A和圖13B、圖14A和圖14B、圖15A和圖15B、圖16A和圖16B、圖17A和圖17B、圖18A和圖18B、以及圖19顯示了形成具有OTP存儲器單元的集成電路芯片的方法的一些實(shí)施例的各種示意圖，OTP存儲器單元包括比讀取介電層更受損壞的寫入介電層。圖20顯示了對應(yīng)圖6、圖7、圖8A和圖8B至圖18A和圖18B以及圖19的方法的一些實(shí)施例的流程圖。其中，附圖標(biāo)記說明如下：100A：剖面圖101：讀取晶體管102：基板103：寫入晶體管104：第一源極/漏極區(qū)105：讀取通道區(qū)106：第二源極/漏極區(qū)107：寫入通道區(qū)108：第三源極/漏極區(qū)110：讀取柵極堆疊112：寫入柵極堆疊114：讀取柵極電極116：讀取介電層116t：頂表面118：寫入柵極電極120：寫入介電層120t：頂表面BL：位元線WLR：讀取字元線WLP：寫入字元線100B：電路圖100C：電路圖132：第二電流200：電路圖202：第一一次性寫入存儲器單元204：第一行206：第二行208：第一列210：第二列212：第三列214：第二一次性寫入存儲器單元WLR1：第一讀取字元線WLP1：第一寫入字元線WLR2：第二讀取字元線WLP2：第二寫入字元線BL1：第一位元線BL2：第二位元線BL3：第三位元線300：剖面圖302：互連介電結(jié)構(gòu)304：互連通孔306：互連導(dǎo)線316：讀取界面層320：寫入界面層400：剖面圖500：剖面圖120p：外圍部分120c：中央部分320p：外圍部分320c：中央部分520t：頂表面t1：第一平均厚度t2：第二平均厚度600：示意圖/剖面圖602：連續(xù)界面層604：連續(xù)介電層606：冗余柵極層700：示意圖/剖面圖702：第一掩膜結(jié)構(gòu)800A：示意圖/剖面圖801：第一蝕刻制程802：第一冗余柵極電極804：額外讀取介電層806：額外寫入介電層808：第二冗余柵極電極812：額外讀取界面層814：第三冗余柵極電極816：額外寫入界面層818：第四冗余柵極電極820：第一冗余柵極堆疊822：第二冗余柵極堆疊824：第三冗余柵極堆疊826：第四冗余柵極堆疊828：第一一次性寫入冗余存儲器單元830：第二一次性寫入冗余存儲器單元800B：示意圖/俯視圖AA’：剖面線900A：示意圖/剖面圖902：第四源極/漏極區(qū)904：第五源極/漏極區(qū)900B：示意圖/俯視圖1000A：示意圖/剖面圖1000B：示意圖/俯視圖1100A：示意圖/剖面圖1102：第二掩膜結(jié)構(gòu)1100B：示意圖/俯視圖1200A：示意圖/剖面圖1202：第二蝕刻制程1200B：示意圖/俯視圖1300A：示意圖/剖面圖1300B：示意圖/俯視圖1400A：示意圖/剖面圖1402：第三蝕刻制程806t：頂表面1400B：示意圖/俯視圖1500A：示意圖/剖面圖1502：額外讀取柵極電極1504：額外寫入柵極電極1510：額外讀取柵極堆疊本文檔來自技高網(wǎng)...

【技術(shù)保護(hù)點(diǎn)】
1.一種一次性寫入存儲器單元，包括：/n一讀取晶體管，包括一讀取介電層和覆蓋上述讀取介電層的一讀取柵極電極；以及/n一寫入晶體管，相鄰于上述讀取晶體管，其中上述寫入晶體管包括一寫入介電層和覆蓋上述寫入介電層的一寫入柵極電極，/n其中上述寫入晶體管的一崩潰電壓小于上述讀取晶體管的一崩潰電壓。/n

【技術(shù)特征摘要】
20200204 US 16/781,2741.一種一次性寫入存儲器單元，包括：
一讀取晶體管，包括一讀取介電層和覆蓋上述讀取介電層的一讀取柵極...

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：蘇信文，林祐寬，林士豪，洪連嶸，王屏薇，
申請(專利權(quán))人：臺灣積體電路制造股份有限公司，
類型：發(fā)明
國別省市：中國臺灣;71