雷達(dá)顯示圖像產(chǎn)生方法及系統(tǒng)技術(shù)方案

一種雷達(dá)顯示圖像產(chǎn)生方法及系統(tǒng)，其中，該系統(tǒng)包括：兩個(gè)Ａ／Ｄ轉(zhuǎn)換器，用于分別對均為ＶＧＡ格式的雷達(dá)界面圖像視頻信號和雷達(dá)原始圖像視頻信號進(jìn)行采樣處理，分別輸出行同步信號、場同步信號和數(shù)字ＲＧＢ信號；緩沖器，用于對雷達(dá)界面圖像視頻信號和雷達(dá)原始圖像視頻信號進(jìn)行緩沖處理；ＦＰＧＡ芯片實(shí)現(xiàn)的雷達(dá)圖像產(chǎn)生模塊，用于將雷達(dá)界面圖像視頻信號和雷達(dá)原始圖像視頻信號進(jìn)行同步處理，并按顏色查找表索引進(jìn)行合成處理，產(chǎn)生雷達(dá)顯示圖像視頻信號。本發(fā)明專利技術(shù)無須使用專用的雷達(dá)圖像產(chǎn)生器，利用通用控制程序即可以在ＦＰＧＡ芯片內(nèi)實(shí)現(xiàn)雷達(dá)原始圖像與雷達(dá)界面圖像的疊加處理，產(chǎn)生了滿足雷達(dá)圖像顯示終端要求的雷達(dá)顯示圖像。

【技術(shù)實(shí)現(xiàn)步驟摘要】

本專利技術(shù)涉及雷達(dá)圖像處理技術(shù)，尤其是涉及一種在FPGA芯片內(nèi)實(shí)現(xiàn)雷達(dá)原始圖像與 雷達(dá)界面圖像的疊加處理，產(chǎn)生雷達(dá)顯示圖像的方法及系統(tǒng)。
技術(shù)介紹
目前我國現(xiàn)役雷達(dá)顯示圖像主要是由圖形產(chǎn)生器產(chǎn)生雷達(dá)界面，然后疊加雷達(dá)原始圖 像后所生產(chǎn)。這種方法雖能較快地產(chǎn)生圖像，但存在很多缺點(diǎn)1、 開發(fā)難度較大，不靈活由于圖形產(chǎn)生器編程員專業(yè)編程，因此開發(fā)不通用，圖形 生產(chǎn)復(fù)雜，開發(fā)進(jìn)度慢。2、 雷達(dá)圖像生產(chǎn)受器件影響較大由于使用專用器件產(chǎn)生雷達(dá)圖像，因此，產(chǎn)品壽命 期較短， 一個(gè)產(chǎn)品往往從開發(fā)到定型時(shí)已受到器件淘汰的危脅。3、 圖型不豐富，界面人性化較差由于雷達(dá)界面是由專業(yè)器件產(chǎn)生，因此其圖形庫較 為簡單，界面圖形也不豐富，使雷達(dá)界面人性化較差。
技術(shù)實(shí)現(xiàn)思路
本專利技術(shù)所要解決的技術(shù)問題是提出一種雷達(dá)顯示圖像產(chǎn)生方法及系統(tǒng)，以利用FPGA 芯片實(shí)現(xiàn)雷達(dá)原始圖像與雷達(dá)界面圖像的疊加處理，產(chǎn)生了滿足雷達(dá)圖像顯示終端要求的 雷達(dá)顯示圖像。為解決本專利技術(shù)的技術(shù)問題，本專利技術(shù)公開一種雷達(dá)顯示圖像產(chǎn)生方法，包括將雷達(dá)界 面圖像視頻信號和雷達(dá)原始圖像視頻信號分別輸入緩沖器進(jìn)行緩存；FPGA芯片實(shí)現(xiàn)的雷達(dá) 圖像產(chǎn)生模塊將雷達(dá)界面圖像視頻信號和雷達(dá)原始圖像視頻信號進(jìn)行同步處理，并按顏色 查找表索51進(jìn)行合成處理，產(chǎn)生雷達(dá)顯示圖像視頻信號。較優(yōu)的，本專利技術(shù)的雷達(dá)顯示圖像產(chǎn)生方法還包括步驟將均為VGA格式的雷達(dá)界面圖 像視頻信號和雷達(dá)原始圖像視頻信號分別經(jīng)A/D轉(zhuǎn)換器進(jìn)行釆樣處理，分別產(chǎn)生行同步信 號、場同步信號和數(shù)字RGB信號且輸入至雷達(dá)圖像產(chǎn)生模塊。較優(yōu)的，所述同步處理是指由雷達(dá)圖像產(chǎn)生模塊按行同步信號和場同步信號將雷達(dá)界 面圖像視頻信號分解出的RGB信號與雷達(dá)原始圖像視頻信號分解出的RGB信號進(jìn)行同步。較優(yōu)的，所述合成處理是指將同步處理后的雷達(dá)界面圖像視頻信號與雷達(dá)原始圖像視 頻信號對應(yīng)像素點(diǎn)的RGB信號按顏色查找表索引后作RGB信號幅度的疊加處理，形成雷 達(dá)顯示圖像視頻信號。較優(yōu)的，本專利技術(shù)的雷達(dá)顯示圖像產(chǎn)生方法還包括步驟將雷達(dá)顯示圖像視頻信號經(jīng)D/A 轉(zhuǎn)換器轉(zhuǎn)換為模式VGA格式的視頻信號。另外，本專利技術(shù)還公開一種雷達(dá)顯示圖像產(chǎn)生系統(tǒng)，包括兩個(gè)A/D轉(zhuǎn)換器，用于分別對均為VGA格式的雷達(dá)界面圖傳_視頻信號和雷達(dá)原始圖像 視頻信號進(jìn)行釆樣處理，分別輸出行同步信號、場同步信號和數(shù)字RGB信號；緩沖器，用于對雷達(dá)界面圖像視頻信號和雷達(dá)原始圖像-現(xiàn)頻信號進(jìn)行緩沖處理；FPGA芯片實(shí)現(xiàn)的雷達(dá)圖像產(chǎn)生模塊，用于將雷達(dá)界面圖像視頻信號和雷達(dá)原始圖像視 頻信號進(jìn)行同步處理，并按顏色查找表索引進(jìn)行合成處理，產(chǎn)生雷達(dá)顯示圖像視頻信號。較優(yōu)的，所迷雷達(dá)圖像產(chǎn)生模塊包括緩沖控制器，用于控制緩沖器對雷達(dá)界面圖像視頻信號和雷達(dá)原始圖像視頻信號進(jìn)行 緩沖處理；同步處理模塊，用于按行同步信號和場同步信號將雷達(dá)界面圖像視頻信號分解出的 RGB信號與雷達(dá)原始圖像視頻信號分解出的RGB信號進(jìn)行同步；疊加合成模塊，用于將同步處理后的雷達(dá)界面圖像視頻信號與雷達(dá)原始圖像視頻信號 對應(yīng)像素點(diǎn)的RGB信號按顏色查找表索引后作RGB信號幅度的疊加處理，形成雷達(dá)顯示 圖像視頻信號。較優(yōu)的，本專利技術(shù)的雷達(dá)顯示圖像產(chǎn)生系統(tǒng)還包括D/A轉(zhuǎn)換器，用于將雷達(dá)顯示圖像 視頻信號轉(zhuǎn)換為模式VGA格式的視頻信號。 較優(yōu)的，所述緩沖器為SDRAM存儲器。 與現(xiàn)有技術(shù)相比，本專利技術(shù)具有如下有益效果本專利技術(shù)無須使用專用的雷達(dá)圖像產(chǎn)生器，利用通用控制程序即可以在FPGA芯片內(nèi)實(shí) 現(xiàn)雷達(dá)原始圖像與雷達(dá)界面圖像的疊加處理，產(chǎn)生了滿足雷達(dá)圖像顯示終端要求的雷達(dá)顯 示圖像。因此，本專利技術(shù)解決了雷達(dá)圖像發(fā)生器開發(fā)難度大且不靈活的技術(shù)問題，本專利技術(shù)通 過使用通用編程技術(shù)輕易地提高開發(fā)效率；另外，本專利技術(shù)不受專用器件生產(chǎn)壽命的限制， 具有使用壽命較長的優(yōu)點(diǎn)；以及具有人機(jī)界面簡單自然、友好、認(rèn)知性強(qiáng)的諸多優(yōu)點(diǎn)。附圖說明圖1是本專利技術(shù)一個(gè)較佳實(shí)施例的結(jié)構(gòu)示意圖2是圖1中FPGA芯片工作狀態(tài)時(shí)序流程示意圖。具體實(shí)施例方式本專利技術(shù)是將FPGA芯片實(shí)現(xiàn)雷達(dá)原始圖像與雷達(dá)界面圖像的疊加處理，產(chǎn)生了滿足雷達(dá) 圖像顯示終端要求的雷達(dá)顯示圖像。如圖l所示，本專利技術(shù)的雷達(dá)顯示圖像產(chǎn)生系統(tǒng)包括兩個(gè)A/D轉(zhuǎn)換器、緩沖器、FPGA芯 片實(shí)現(xiàn)的雷達(dá)圖像產(chǎn)生模塊和D/A轉(zhuǎn)換器。其中，兩個(gè)A/D轉(zhuǎn)換器用于分別對均為VGA格式的雷達(dá)界面圖像視頻信號和雷達(dá)原始 圖像視頻信號進(jìn)行釆樣處理，分別輸出行同步信號、場同步信號和數(shù)字RGB信號；緩沖器 用于對雷達(dá)界面圖像視頻信號和雷達(dá)原始圖像視頻信號進(jìn)行緩沖處理；雷達(dá)圖像產(chǎn)生模塊 用于將雷達(dá)界面圖像視頻信號和雷達(dá)原始圖像視頻信號進(jìn)行同步處理，并按顏色查找表索 引進(jìn)行合成處理，產(chǎn)生雷達(dá)顯示圖像視頻信號；D/A轉(zhuǎn)換器用于將雷達(dá)顯示圖像視頻信號 轉(zhuǎn)換為模式VGA格式的視頻信號。其中，所述雷達(dá)圖像產(chǎn)生模塊包括緩沖控制器、同步處理模塊和疊加合成模塊。緩 沖控制器用于控制緩沖器對雷達(dá)界面圖像視頻信號和雷達(dá)原始圖像視頻信號進(jìn)行緩沖處 理；同步處理模塊用于按行同步信號和場同步信號將雷達(dá)界面圖^^見頻信號分解出的RGB 信號與雷達(dá)原始圖像視頻信號分解出的RGB信號進(jìn)行同步；疊加合成模塊用于將同步處理 后的雷達(dá)界面圖像視頻信號與雷達(dá)原始圖像視頻信號對應(yīng)像素點(diǎn)的RGB信號按顏色查找表 索引后作RGB信號幅度的疊加處理，形成雷達(dá)顯示圖像視頻信號。例如，兩個(gè)A/D轉(zhuǎn)換器均為由ANALOG DEVICES公司生產(chǎn)型號為AD9888的轉(zhuǎn)換器； 緩沖器為SDRAM存儲器；雷達(dá)圖像產(chǎn)生模塊為XILINX公司生產(chǎn)型號為 XC3S400-456BGA—2的FPGA芯片；D/A轉(zhuǎn)換器為型號為ADV7125的轉(zhuǎn)換器。其中，時(shí)序、邏輯、合成都有可編程邏輯陣列FPGA內(nèi)部編程產(chǎn)生。FPGA加載配置模 式選用硬件加載配置模式，采用一個(gè)外置的PROM,上電后，就自動(dòng)將該P(yáng)ROM中的代 碼加載到FPGA芯片。本專利技術(shù)是通過較寬的數(shù)據(jù)位數(shù)來降低硬件電路的速度，系統(tǒng)工作頻 率為110MHZ,通過本專利技術(shù)可完成440MHZ的視頻處理。另夕卜，F(xiàn)PGA芯片主要完成時(shí)序產(chǎn)生、行數(shù)據(jù)緩存、SDRAM控制、視頻合成以及合成 后輸出緩存器。其中，行緩存主要通過FPGA內(nèi)部BLOCK RAM產(chǎn)生雙口 RAM來完成， 且SDRAM控制是系統(tǒng)運(yùn)行中較為重要的部分。本專利技術(shù)中采用雙字寫、頁突發(fā)讀的模式， 具體狀態(tài)機(jī)時(shí)序見附圖2。而視頻疊加處理主要將同步后的兩路視頻信號，根據(jù)用戶界面設(shè)計(jì)選擇在不同的行、 列輸出雷達(dá)視頻。同時(shí)，在FPGA內(nèi)部存儲256種顏色對應(yīng)雷達(dá)視頻信號幅度值(一般雷 達(dá)視頻信號的幅度8分層)，按幅度索引預(yù)先設(shè)計(jì)好的彩色，形成彩色雷達(dá)視頻。而輸出緩存器采用FPGA內(nèi)部BLOCK RAM產(chǎn)生雙口 RAM來完成；將合成后的數(shù)據(jù) 緩存然后按標(biāo)準(zhǔn)VGA像素時(shí)鐘輸出，形成VGA數(shù)字視頻。時(shí)序電路部分在FPGA內(nèi)部通 過計(jì)數(shù)器產(chǎn)生索需標(biāo)準(zhǔn)VGA時(shí)序。綜上，本專利技術(shù)無須使用專用的雷達(dá)圖像產(chǎn)生器，利用通用控制程序即可以在FPGA芯片內(nèi) 實(shí)現(xiàn)雷達(dá)原始圖像與雷達(dá)界面圖像的疊加處理，產(chǎn)生了滿足雷達(dá)圖像顯示終端要求的雷達(dá) 顯示圖像。因此，本專利技術(shù)解決了雷達(dá)圖像發(fā)生器開發(fā)難度大且不靈活的技術(shù)問題，本專利技術(shù) 通過使用通用編程技術(shù)輕易本文檔來自技高網(wǎng)...

【技術(shù)保護(hù)點(diǎn)】
一種雷達(dá)顯示圖像產(chǎn)生方法，其特征在于，包括：　　　　將雷達(dá)界面圖像視頻信號和雷達(dá)原始圖像視頻信號分別輸入緩沖器進(jìn)行緩存；　　　　ＦＰＧＡ芯片實(shí)現(xiàn)的雷達(dá)圖像產(chǎn)生模塊將雷達(dá)界面圖像視頻信號和雷達(dá)原始圖像視頻信號進(jìn)行同步處理，并按顏色查找表索引進(jìn)行合成處理，產(chǎn)生雷達(dá)顯示圖像視頻信號。

【技術(shù)特征摘要】

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：王立真，付郁，孫大勇，滕凌巧，
申請(專利權(quán))人：深圳市億威爾信息技術(shù)有限公司，
類型：發(fā)明
國別省市：94[中國|深圳]