具有可變端口速度的多端口存儲器件制造技術

一種具有兩個或多個端口（１１０）的多端口存儲器件（１００），其中每個端口可以不同的速度工作。該多端口存儲器件包含可經由兩個或多個端口訪問的存儲器組。兩個時鐘信號被應用到每個端口：系統時鐘（ＳＣＫ）和端口時鐘（ＰＣＫ）。系統時鐘被應用到與存儲器組接口的端口邏輯（２２０）以使得所有端口關于存儲器組都工作在相同的速度。端口時鐘被應用到與每個端口相關聯的時鐘分頻器電路（２３０）。端口時鐘被分頻為所需的頻率或被保持在其原始頻率。這種配置允許各端口以可在逐端口的基礎上設置的不同速度工作。

【技術實現步驟摘要】
【國外來華專利技術】具有可變端口速度的多端口存儲器件 相關申請的交叉引用本申請要求提交于2006年3月30日、題為INTEGRATED MULTI-PORT SERIAL MEMORY AND INTER-PROCESSOR COMMUNICATION (集成多端 口串行存儲器及處理器間通信)的美國臨時專利申請No. 60/788,401 (代理 人案號No. 59472-8826. US00)的優先權，該申請通過引用包括于此。些旦 冃爾隨著移動電話、便攜式媒體播放器、個人數字助理、及其它移動設備變得 多樣化，制造商不斷地改善向設備用戶提供的特征。提供附加特征通常要求制 造商增大設備的處理能力。在當前的移動設備中，例如設備包含多個計算機處 理器或其它處理單元并不罕見。例如，移動電話常常包含基帶處理器、媒體處 理器、以及LCD控制器。移動設備中的每個處理組件可訪問操作系統或其它 應用存儲在其中的各個存儲區域。處理組件可以不同的通信速率并使用不同的 通信協議與存儲器以及與其它組件通信。隨著移動設備尺寸不斷縮小，制造商需要優化設備架構以最小化設備內所 包含的組件數量。尺寸縮小常常通過將功能集從許多半導體組件組合到單個半 導體組件中來實現。然而當制造商尋求減少移動設備內所含的組件數量時，也出現了若干問題，在多處理器環境中這些問題尤為突出。首先，讓若干處理組 件與單個存儲器組件通信要求一種確保所有組件都能訪問存儲器件的機制。這一問題已通過多端口存儲器件的引入而有所減輕，諸如提交于2001年11月7 日、其全部內容通過援引被包括于此的題為Communications Architecture for Memory-Based Devices (用于基于存儲器的器件的通信架構)的美國專利申 請S/N 10/045,297中所公開的多端口器件。多端口存儲器架構允許訪問組件通 過專用端口與一公共共享存儲器通信。其次，移動設備中的各種處理組件可以 不同的數據率在彼此之間以及與存儲器件通信。當使用數個組件時，制造商能4夠選擇具有與其相連的處理組件的要求相匹配的速度的存儲器件。然而通過減 小組件數量，在處理組件與存儲器件的傳送和接收通信速度之間可能出現不兼 容。因此開發一種適于以各種數據通信速度與各種處理組件通信的多端口存儲 器件將是有利的。附圖簡述附圖說明圖1是具有可變端口速度的多端口存儲器件可在其中運行的代表性環境 的框圖。圖2是多端口存儲器件中的各端口的時鐘分配系統的框圖。圖3是將時鐘信號分頻以實現所需時鐘頻率的時鐘分頻器電路的電路圖。圖4是延伸經過多端口存儲器件的時鐘邊界的傳送電路和接收電路的電路圖。 具體描述公開了一種具有兩個或多個端口的多端口存儲器件，其中每個端口可以不 同的速度工作。該多端口存儲器件包含可經由兩個或多個端口訪問的存儲器組。兩個時鐘信號被應用到每個端口系統時鐘和端口時鐘。系統時鐘被應用 到與存儲器組接口的端口邏輯以使得所有端口關于存儲器組都工作在相同的 速度。端口時鐘被應用到與每個端口相關聯的時鐘分頻器電路。端口時鐘被分 頻為所需的頻率或被保持在其原始頻率。這種配置允許各端口以可在逐端口的 基礎上設置的不同速度工作。耦合到各端口的組件因此可以不同數據率與存儲 器件通信，由此增加可在其中使用該存儲器件的應用的數目?，F在將描述具有可變速度端口的多端口存儲器件的各種示例。以下描述提 供了為了對這些示例的透徹理解和描述的具體細節。然而本領域的技術人員將 理解該技術可在沒有這些細節的情況下實踐。另外， 一些公知結構或功能可能 沒有詳細示出和描述，以避免不必要地淡化各種示例的相關描述。以下所示描 述中使用的術語旨在以最寬范的合理方式來解釋，即使它是結合該技術的特定 具體示例的詳細描述來使用的。以下甚至強調了某些術語，然而任何旨在以任 意限制性方式解釋的術語將如在該具體描述章節中那樣公開而明確地定義。圖i是具有可變速度端口的多端口存儲器件ioo可在其中運行的環境的框圖。多端口存儲器件包含兩個或多個串行端口 110，其中各自能夠耦合至系統組件120。系統組件可以是諸如基帶處理器、媒體處理器、或LCD控制器等使 用共享存儲器的任意類型的組件，并且可用作配置和控制端口的端口主控。存 儲器件100包含存儲可經由端口訪問的數據的一個或多個存儲器組(未示出)。 存儲器組可以由動態隨機存取存儲器(DRAM)或其它普通類型的存儲器構成。 系統組件通過其所連接的相應端口向存儲器件發送和接收數據。數據在系統組 件與端口之間串行地傳送，而在端口與存儲器組之間并行地傳送。系統時鐘130 提供可供存儲器件100和組件120使用的公共時鐘信號。每個組件具有一時鐘 電路(未示出)，該電路具有恰當的帶寬和抖動要求。如本文所描述的，系統 時鐘可在每個端口 110處被選擇性地分頻以使得每個端口以所需速度工作。在 逐端口的基礎上配置端口速度允許針對附連到端口的對應組件120優化端口速 度。盡管端口與附連組件之間的通信以經配置的速度發生，但存儲器件的內部 端口之間的通信以相同速度發生。圖2是多端口存儲器件中的各端口的時鐘分配系統的框圖。鎖相環210 生成被分配至端口 110的兩個時鐘信號系統時鐘(sck)和端口時鐘(pck)。 系統時鐘被應用到每個端口的端口邏輯220——諸如數據從端口到存儲器組的 并行處理和通信，使得所有端口邏輯能以相同速度工作。端口時鐘被應用到與 每個端口相關聯的時鐘分頻器電路230。如將在本文的其它細節中描述的，時 鐘分頻器電路在逐端口的基礎上選擇性地將端口時鐘修改成所需的時鐘頻率。 在逐端口的基礎上修改端口時鐘頻率使得端口的各種物理層組件240——諸如 該端口處的模擬部分和數據的串并轉換——能以所需速度工作。因此，每個端 口的傳送和接收組件可在逐端口的基礎上被配置成與相耦合的系統組件一起 工作。在圖中描繪了時鐘域邊界250以概念性地示出物理層的一部分以本地端 口時鐘速度工作以及物理層的一部分以系統時鐘速度工作。雖然系統和端口時 鐘速度可以改變以配合在其中利用所公開的架構的系統，但在圖2所繪的系統 中系統時鐘速度為150 MHz而端口時鐘速度為750 MHz。此外，雖然時鐘分 頻器電路230在圖中被描繪為存在于每個端口處，但將認識到的是僅多端口存 儲器件的一些端口可包括時鐘分頻器電路。圖3是將時鐘信號分頻為所需頻率的時鐘分頻器電路230的電路圖。該分 頻器電路包括串聯的兩個多路復用器310、 320，以及各自將時鐘頻率除以一固 定量的數個時鐘分頻器330。在一些實施例中，多路復用器310和320是4到 1多路復用器。端口時鐘(pck)被直接連接到第一多路復用器310的一個輸入， 并通過一組時鐘分頻器連接到第一多路復用器的其它輸入的每一個。在圖3中 所繪的實現中，與這三個輸入相關聯的時鐘分頻器具有3/4、 2/4、和l/4的值。 在該實現中，第一多路復用器可輸出原始端口時鐘頻率的時鐘信號，或者第一 多路復用器可輸出頻率減為原始端口時鐘頻率的75%、 50%、或25%的時鐘 信號。第一多路復用器的輸出是由模式寄存器(MRS)的設置確定的。第一多 路復用器的輸出被直接連接到第二多路復用器320的一個輸入，并通過一組時 鐘分頻器連接到第二多本文檔來自技高網...

【技術保護點】
一種多端口存儲器件，包括：　一個或多個存儲器組；　用于分配時鐘信號的時鐘分配網絡；以及　多個端口，其連接至所述時鐘分配網絡并提供對所述一個或多個存儲器組的訪問，其中所述多個端口中的至少一些包括接收所述時鐘信號并修改所述時鐘 信號以生成本地時鐘信號的相關聯的時鐘分頻器電路，所述本地時鐘信號被相關聯的端口用來以端口速度工作。

【技術特征摘要】
【國外來華專利技術】US 2006-3-30 60/788,4011. 一種多端口存儲器件，包括一個或多個存儲器組；用于分配時鐘信號的時鐘分配網絡；以及多個端口，其連接至所述時鐘分配網絡并提供對所述一個或多個存儲器組的訪問，其中所述多個端口中的至少一些包括接收所述時鐘信號并修改所述時鐘信號以生成本地時鐘信號的相關聯的時鐘分頻器電路，所述本地時鐘信號被相關聯的端口用來以端口速度工作。2. 如權利要求1所述的多端口存儲器件，其特征在于，所述端口速度被 選擇成與耦合至所述端口的組件的速度互補。3. 如權利要求1所述的多端口存儲器件，其特征在于，所述時鐘分頻器 電路通過將所述時鐘信號分頻來來修改所述時鐘信號。4. 如權利要求3所述的多端口存儲器件，其特征在于，所述本地時鐘信 號頻率是所述時鐘信號頻率的分數。5. 如權利要求1所述的多端口存儲器件，其特征在于，所述多個端口與 所述一個或多個存儲器組之間的通信以第一數據率進行。6. 如權利要求5所述的多端口存儲器件，其特征在于，所述多個端口與 耦合至所述多個端口的一個或多個組件之間的通信以第二數據率進行。7. 如權利要求1所述的多端口存儲器件，其特征在于，所述多個端口與 所述一個或多個存儲器組之間的通信并行地進行。8. 如權利要求1...

【專利技術屬性】
技術研發人員：D李，MR崔，S金，
申請(專利權)人：晶像股份有限公司，
類型：發明
國別省市：US[美國]