芯片封裝結構制造技術

本實用新型專利技術提供的芯片封裝結構，提供一帶有Bump金屬凸點的芯片，將芯片的背面電鍍一層第一金屬層，所述芯片的至少一個側壁上電鍍一層第二金屬層，所述第一金屬層與所述第二金屬層連接，對電鍍好的芯片進行塑封形成塑封體，并引出引腳，第一引腳與Bump金屬凸點連接，第二引腳與第二金屬層連接。在同樣大小的封裝體空間內，能夠使空間利用率最大化，第二金屬層采用貼壁式設置，能夠大大降低空間的浪費，從而在同樣大小的封裝體空間內，能夠封裝更大尺寸的芯片。反之，同樣大小的芯片，采用本實用新型專利技術所提供的的封裝結構，能夠大大縮小封裝尺寸。另外，將所述第一金屬層與所述第二金屬層均暴露在外，能夠提高芯片的散熱效率，從而延長其使用壽命。長其使用壽命。長其使用壽命。

【技術實現步驟摘要】
芯片封裝結構


[0001]本技術涉及半導體封裝
，尤其涉及芯片封裝結構。

技術介紹

[0002]半導體封裝是指將通過測試的晶圓按照產品型號及功能需求加工得到獨立芯片的過程。封裝過程為：來自晶圓前道工藝的晶圓通過劃片工藝后被切割為小的晶片(Die)，然后將切割好的晶片用膠水貼裝到相應的基板(引線框架)架的小島上，再利用超細的金屬(金錫銅鋁)導線或者導電性樹脂將晶片的接合焊盤(Bond Pad)連接到基板的相應引腳(Lead),并構成所要求的電路；然后再對獨立的晶片用塑料外殼加以封裝保護，塑封之后還要進行一系列操作，封裝完成后進行成品測試，通常經過入檢 Incoming、測試Test和包裝Packing等工序，最后入庫出貨。
[0003]在WB封裝時，芯片的Bump凸點與框架上的引腳點位置之間通過金屬線進行連接，這種連接，在同樣大小的封裝體內，必然會浪費很大的空間，如圖1所示，圖中A 部分均為浪費的空間，從而降低了同樣尺寸大小的封裝體內的空間利用率，即同樣尺寸的封裝體內，此種封裝體內的芯片尺寸必然大大降低。

技術實現思路

[0004]本技術提供了一種芯片封裝結構，能夠大大增大封裝體的空間利用率。
[0005]本技術所采取的技術方案如下：
[0006]芯片封裝結構，提供一帶有Bump金屬凸點的芯片，芯片上的具有Bump金屬凸點的面為有源面，與其對立的面為背面，將芯片的背面電鍍一層第一金屬層，所述芯片的至少一個側壁上電鍍一層第二金屬層，所述第一金屬層與所述第二金屬層連接，對電鍍好的芯片進行塑封形成塑封體，并引出第一引腳和第二引腳，第一引腳與Bump 金屬凸點連接，第二引腳與第二金屬層連接。
[0007]進一步的，所述第二金屬層與所述側壁之間設有隔離層。
[0008]進一步的，所述第二金屬層與所述側壁之間設有隔離層。
[0009]進一步的，所述第一金屬層與第二金屬層的材質相同或者不同，第一金屬層與所述第二金屬層可同時電鍍或者分開時段電鍍。
[0010]進一步的，所述第一金屬層與第二金屬層為Cu、Ni、Sn、Ag或Au中的一種。
[0011]進一步的，所述第一引腳和第二引腳均處于有源面的位置。
[0012]進一步的，所述第一金屬層與所述第二金屬層均暴露在外。
[0013]進一步的，所述芯片上的其他未設置有第二金屬層的側壁均采用封裝料進行塑封。
[0014]本技術與現有技術相比較，本技術的有益效果如下：通過將芯片的背面電鍍一層第一金屬層，所述芯片的至少一個側壁上電鍍一層第二金屬層，所述第一金屬層與所述第二金屬層連接，對電鍍好的芯片進行封裝，并引出第一引腳和第二引腳，第一引腳
與Bump金屬凸點連接，第二引腳與第二金屬層連接，在同樣大小的封裝體空間內，能夠使空間利用率最大化，第二金屬層采用貼壁式設置，能夠大大降低空間的浪費，從而在同樣大小的封裝體空間內，能夠封裝更大尺寸的芯片。反之，同樣大小的芯片，采用本技術所提供的的封裝結構，能夠大大縮小封裝尺寸。
[0015]另外，將所述第一金屬層與所述第二金屬層均暴露在外，能夠提高芯片的散熱效率，從而延長其使用壽命。
附圖說明
[0016]圖1為
技術介紹
中所提出的封裝體的結構示意圖；
[0017]圖2為本技術芯片封裝結構的結構示意圖；
[0018]圖3～圖8為本技術芯片封裝結構的工藝流程圖；
[0019]圖9為本技術技術芯片封裝結構中的第二金屬層貼壁處理和非貼壁處理的對比圖。
具體實施方式
[0020]下面將結合具體的實施方式來說明本技術的內容，所述實施方式的示例在附圖中示出，其中自始至終相同或類似的標號表示相同或類似的組件或具有相同或類似功能的組件。
[0021]本技術所提到的方向用語，例如：上、下、左、右、前、后、內、外、正面、背面、側面等，僅是參考附圖的方向，以下通過參考附圖描述的實施方式及使用的方向用語是示例性的，僅用于解釋本技術，而不能理解為對本技術的限制。此外，本技術提供的各種特定的工藝和材料的例子，都是本領域普通技術人員可以意識到其他工藝的應用和/或其他材料的使用。
[0022]請參閱圖2，圖2為本技術芯片封裝結構的結構示意圖。
[0023]芯片封裝結構，提供一帶有Bump金屬凸點11的芯片10，芯片10上的具有Bump 金屬凸點11的面為有源面，與其對立的面為背面，將芯片10的背面電鍍一層第一金屬層20，所述芯片10的至少一個側壁10a上電鍍一層第二金屬層30，所述第一金屬層20與所述第二金屬層30連接，對電鍍好的芯片10進行塑封形成塑封體40，并引出第一引腳a、第二引腳b，第一引腳a與Bump金屬凸點11連接，第二引腳b與第二金屬層30連接。
[0024]所述第二金屬層30與所述側壁10a之間設有隔離層c，在另外的技術方案中，也可不設置所述隔離層c，直接進行第二金屬層30貼壁式設置，優選的，所述隔離層c 為導熱性能好的材料且為不導電材料。
[0025]所述第一金屬層20與第二金屬層30的材質相同或者不同，第一金屬層20與所述第二金屬層30可同時電鍍或者分開時段電鍍，在材質相同時，直接可以同時進行電鍍，提高生產效率。
[0026]所述第一金屬層20與第二金屬層30為Cu、Ni、Sn、Ag或Au中的一種。
[0027]所述第一引腳a、第二引腳b均處于有源面的位置，所述第一金屬層20與所述第二金屬層30均暴露在外，提高芯片10的散熱性能，所述芯片10上的其他未設置有第二金屬層30的側壁10a均采用封裝料進行塑封，提高密封性，保護芯片10，延長芯片10 的使用壽命。
[0028]本技術的工藝流程如下：
[0029]請參閱圖3～圖9，其中圖3～圖8為本技術芯片封裝結構的工藝流程圖，圖9 為本技術技術芯片封裝結構中的第二金屬層貼壁處理和非貼壁處理的對比圖。
[0030]第一步：如圖3所示，將帶有Bump金屬凸點11的芯片10放置在基板d上；
[0031]第二步：如圖4所示，將芯片10進行塑封，形成塑封體40；
[0032]第三步：如圖5所示，對塑封體40進行研磨或者蝕刻，暴露出Bump金屬凸點11；
[0033]第四步：如圖6所示，撤除基板d；
[0034]第五步：如圖7所示，將芯片10的背面電鍍一層第一金屬層20，所述芯片10的至少一個側壁10a上電鍍一層第二金屬層30，所述第一金屬層20與所述第二金屬層 30連接，本實施例中，第二金屬層30與芯片10的側壁10a之間的塑封體40即為隔離層c，在其他實施例中，可以將此處的隔離層c撤除，將第二金屬層30直接與芯片10 的側壁10a貼合，使在同樣大小尺寸的空間內，盡可能增大封裝芯片10的尺寸，如圖 9所示，很明顯，同尺寸的封裝體中，第二金屬層30直接與芯片10的側壁10a貼合的芯片尺寸要增大很多。...

【技術保護點】

【技術特征摘要】
1.芯片封裝結構，其特征在于，提供一帶有Bump金屬凸點(11)的芯片(10)，芯片(10)上的具有Bump金屬凸點(11)的面為有源面，與其對立的面為背面，將芯片(10)的背面電鍍一層第一金屬層(20)，所述芯片(10)的至少一個側壁(10a)上電鍍一層第二金屬層(30)，所述第一金屬層(20)與所述第二金屬層(30)連接，對電鍍好的芯片(10)進行塑封形成塑封體(40)，并引出第一引腳(a)和第二引腳(b)，第一引腳(a)與Bump金屬凸點(11)連接，第二引腳(b)與第二金屬層(30)連接。2.根據權利要求1所述的芯片封裝結構，其特征在于，所述第二金屬層(30)與所述側壁(10a)之間設有隔離層(c)。3.根據權利要求2所述的芯片封裝結構，其特征在于，所述隔離層(c)可直接為塑封芯片(...

【專利技術屬性】
技術研發人員：彭建軍，
申請(專利權)人：合肥祖安投資合伙企業有限合伙，
類型：新型
國別省市：