本發(fā)明專利技術(shù)公開了一種體硅ＣＭＯＳ集成電路內(nèi)雙極晶體管性能的調(diào)整方法及其制造方法，其中，調(diào)整方法包括步驟：確定集成電路內(nèi)雙極晶體管性能參數(shù)的偏離量；根據(jù)所述性能參數(shù)的偏離量確定所述集成電路內(nèi)摻雜區(qū)最深層的離子注入的工藝參數(shù)；按照所述離子注入的工藝參數(shù)對所述摻雜區(qū)的最深層進行離子注入處理。本發(fā)明專利技術(shù)的調(diào)整方法和制造方法可以在不影響ＭＯＳ器件性能的前提下，靈活地調(diào)整雙極晶體管的性能，既可以用來滿足集成電路內(nèi)雙極晶體管在應(yīng)用上的不同需要，也可以用來避免電路內(nèi)發(fā)生閂鎖效應(yīng)。
【技術(shù)實現(xiàn)步驟摘要】
本專利技術(shù)涉及半導(dǎo)體制造
，特別涉及一種體硅CMOS集成電路 內(nèi)雙極晶體管性能的調(diào)整方法及其制造方法。
技術(shù)介紹
半導(dǎo)體制作工藝是一種平面制作工藝，在同 一襯底上形成大量各種 類型的復(fù)雜器件，并將其互相連接以具有完整的電子功能。隨著超大規(guī) 模集成電路(ULSI, Ultra Large Scale Integration)的迅速發(fā)展，芯片的 集成度越來越高，元器件的尺寸越來越小，對電路的設(shè)計、制造及檢測 等方面都提出了更高的要求。為進一步提高集成電路的整體性能、提高 對集成電路工藝的監(jiān)測力度，在集成電路內(nèi)形成雙極晶體管(通常可以 利用集成電路內(nèi)固有的寄生雙極晶體管形成)完成某些電路功能，或通 過對集成電路內(nèi)的寄生雙極晶體管性能的檢測實現(xiàn)對制造工藝及產(chǎn)品 質(zhì)量的監(jiān)測的方法也得到了越來越廣泛的應(yīng)用。下面例舉MOS集成電路內(nèi)常見的一種寄生雙極晶體管的情況。圖 1為現(xiàn)有的MOS器件剖面示意圖，如圖1所示，在P型襯底101上分 別形成了 N型阱區(qū)102和P型阱區(qū)106,并在其內(nèi)分別制作由隔離槽 1010分隔開的PMOS器件和NMOS器件，其中，PMOS器件由在N型 阱區(qū)102及其上的棚-極結(jié)構(gòu)103和P型的源/漏摻雜區(qū)104、 105組成， NMOS器件由在P型阱區(qū)106及其上的柵極107和N型的源/漏摻雜區(qū) 108、 109組成。圖中的雙極晶體管110和120就是在這種CMOS器件 內(nèi)所固有的寄生雙極晶體管。其中垂直的PNP型雙極晶體管110由 PMOS器件中的P型源區(qū)(接電源)104、 N型阱區(qū)102和P型襯底101 形成，橫向的NPN型雙極晶體管120由NMOS器件中的N型漏區(qū)(接 地)108、 P型阱區(qū)106和N型阱區(qū)102形成。圖2為圖1所示的MOS器件內(nèi)的寄生雙極晶體管的等效電路圖，如圖1、 2所示，橫向的NPN型晶體管120的集電極與垂直的PNP型 晶體管110的基極通過N型阱區(qū)102相連，垂直的PNP型晶體管110 的集電極與橫向的NPN型晶體管120的基極通過P型襯底101相連。 除了寄生雙極晶體管外，在MOS電路中往往還存在有寄生電阻、寄生 電容等，圖2中僅示出了 P型襯底的寄生電阻201和N型阱區(qū)的寄生 電阻202。實際應(yīng)用中，常利用上述MOS集成電路內(nèi)的寄生雙極晶體管形成 可實現(xiàn)一定功能的雙^L晶體管，其優(yōu)勢在于1、 工藝簡單，正常的MOS工藝即可在其電路內(nèi)形成寄生雙極晶體 管MOS工藝中N阱的摻雜濃度一般在1 x 1017cm-3，與雙極晶體管的 集電極要求相當，另外，器件中源/漏區(qū)的淺結(jié)重摻雜特點也有利于形 成低阻的雙極晶體管發(fā)射區(qū)；2、 占用的版面積較小、功耗較低、且實現(xiàn)簡單方便。注意到當利用電路內(nèi)的寄生雙極晶體管實現(xiàn)一定的功能時，往往會 對其的性能提出不同的要求。除了可以用來實現(xiàn)一定的電路功能外，集成電路內(nèi)雙極晶體管備受 關(guān)注的另一原因在于其可能會引起電路的閂鎖效應(yīng)。閂鎖效應(yīng)會導(dǎo)致電 路中的電流突然大量增加，甚至增到足以熔斷金屬互連線的程度，其是 集成電路制造過程中不可忽視的問題之一。出現(xiàn)閂鎖效應(yīng)的原因可以由 圖2所示的等效電路圖中看出MOS電路內(nèi)的寄生雙極晶體管110和 120形成了一個反相器，在經(jīng)過電壓尖峰信號或某種瞬變時，該反相器 就可能會形成正反饋，使電路內(nèi)的電流大量增加，從而引起閂鎖效應(yīng)。為避免因寄生雙極晶體管引起閂鎖效應(yīng)的產(chǎn)生，于2004年9月15 日授權(quán)公告的公告號為CN1167132C的中國專利公開了一種利用靜電 保護裝置抑制寄生雙;歐晶體管的閂鎖效應(yīng)的方法。該方法通過在NMOS 器件的源(漏)極與接地信號之間加入電阻與電源，有效防止了寄生雙極晶體管的快速反向，抑制了 MOS電路中因寄生雙極晶體管而引起的閂鎖效應(yīng)。但是，該方法比較復(fù)雜，實現(xiàn)較為困難，且靈活度也不夠，不 能適用于各種應(yīng)用。還是希望可以僅通過調(diào)整集成電路內(nèi)寄生雙極晶體 管的性能(如降低晶體管的增益)，來避免閂鎖效應(yīng)的發(fā)生。隨著雙極晶體管在集成電路中作用的不同，對其性能的要求也不相 同，這時，希望能有一種工藝方法能實現(xiàn)對集成電路內(nèi)雙極晶體管(包 括寄生雙極晶體管)性能的調(diào)整，以令其滿足應(yīng)用的需要或者有效地避 免閂鎖效應(yīng)的產(chǎn)生。但是，現(xiàn)有的集成電路制造方法中，改變集成電路內(nèi)的雙極晶體管的性能必然會引起相應(yīng)的MOS器件的性能變化，即不 可能實現(xiàn)在兼顧集成電路內(nèi)MOS器件的性能的情況下，對雙極晶體管 (包括寄生雙極晶體管)性能的調(diào)整。
技術(shù)實現(xiàn)思路
本專利技術(shù)提供一種集成電路內(nèi)雙極晶體管性能的調(diào)整方法及其制造 方法，可以在兼顧MOS器件性能的情況下，在集成電路制造過程中實 現(xiàn)對雙極晶體管(包括寄生雙極晶體管)性能的調(diào)整。本專利技術(shù)提供一種集成電路內(nèi)雙極晶體管性能的調(diào)整方法，包括步驟確定集成電路內(nèi)雙極晶體管性能參數(shù)的偏離量；根據(jù)所述性能參數(shù)的偏離量確定所述集成電路內(nèi)摻雜區(qū)最深層的 離子注入的工藝參數(shù)；按照所述離子注入的工藝參數(shù)對所述#^雜區(qū)最深層進行離子注入 處理。其中，所述性能參數(shù)為雙極晶體管的增益。如果所述摻雜區(qū)指阱區(qū)，確定集成電路內(nèi)摻雜區(qū)最深層的離子注入 的工藝參數(shù)包括步驟當所述雙極晶體管增益所需的偏離量是負值時，增大所述阱區(qū)最深層的離子注入能量和/或劑量；當所述雙極晶體管增益所需的偏離量是正值時，減小所述阱區(qū)最深 層的離子注入能量和/或劑量。如果所述摻雜區(qū)指源/漏區(qū)，確定集成電路內(nèi)摻雜區(qū)最深層的離子注入的工藝參數(shù)包括步驟當所述雙極晶體管增益所需的偏離量是負值時，減小所述源/漏區(qū) 最深層的離子注入能量和/或劑量；當所述雙極晶體管增益所需的偏離量是正值時，增大所述源/漏區(qū) 最深層的離子注入能量和/或劑量。如果所述摻雜區(qū)指阱區(qū)和源/漏區(qū)，確定集成電路內(nèi)摻雜區(qū)最深層 的離子注入的工藝參數(shù)包括步驟當所述雙極晶體管增益所需的偏離量是負值時，增大所述阱區(qū)最深 層的離子注入能量和/或劑量，和/或減小所述源/漏區(qū)最深層的離子注入 能量和/或劑量；當所述雙極晶體管增益所需的偏離量是正值時，減小所述阱區(qū)最深 層的離子注入能量和/或劑量，和/或增大所述源/漏區(qū)最深層的離子注入 能量和/或劑量。另夕卜，所述集成電路內(nèi)的雙極晶體管包括在集成電路內(nèi)形成的寄生 雙極晶體管。本專利技術(shù)具有相同或相應(yīng)技術(shù)特征的一種集成電路的制造方法，包括 步驟確定集成電路內(nèi)雙極晶體管所需達到的性能參數(shù)； 根據(jù)所述性能參數(shù)確定所述集成電路內(nèi)摻雜區(qū)最深層的離子注入 的工藝參數(shù)；按照所述離子注入的工藝參數(shù)進行離子注入處理，形成所述集成電 路內(nèi)的所述摻雜區(qū)最深層。其中，所述摻雜區(qū)至少包括阱區(qū)、源/漏區(qū)中的一個。與現(xiàn)有技術(shù)相比，本專利技術(shù)具有以下優(yōu)點本專利技術(shù)提供的集成電路內(nèi)雙極晶體管性能的調(diào)整方法及其制造方 法，根據(jù)對集成電路內(nèi)雙極晶體管(包括寄生雙極晶體管)性能的具體要 求(或偏離量)，設(shè)置集成電路制造工藝中對摻雜區(qū)最深層的離子注入工 藝參數(shù)，該部分的離子注入情況對于集成電路內(nèi)的MOS器件影響不大， 但卻可以有效改變對應(yīng)的雙極晶體管的各個性能參數(shù)，如增益、開啟電 壓等。本專利技術(shù)的調(diào)整方法綜合考慮了集成電路內(nèi)的MOS器件和雙極晶 體管的性能要求，可以在不影響MOS器件性能的前提下，靈活地調(diào)整 雙極晶體管的性能，既可以用來滿足其應(yīng)用上的不同需要，也可以用來避免閂鎖效應(yīng)的產(chǎn)本文檔來自技高網(wǎng)...
【技術(shù)保護點】
一種集成電路內(nèi)雙極晶體管性能的調(diào)整方法，其特征在于，包括步驟：確定集成電路內(nèi)雙極晶體管性能參數(shù)的偏離量；根據(jù)所述性能參數(shù)的偏離量確定所述集成電路內(nèi)摻雜區(qū)最深層的離子注入的工藝參數(shù)；按照所述離子注入的工藝參數(shù)對所述摻雜區(qū)最深層進行離子注入處理。
【技術(shù)特征摘要】
1、 一種集成電路內(nèi)雙極晶體管性能的調(diào)整方法，其特征在于，包括步驟確定集成電路內(nèi)雙極晶體管性能參數(shù)的偏離量； 根據(jù)所述性能參數(shù)的偏離量確定所述集成電路內(nèi)摻雜區(qū)最深層的 離子注入的工藝參數(shù)；按照所述離子注入的工藝參數(shù)對所述摻雜區(qū)最深層進行離子注入 處理。2、 如權(quán)利要求1所述的調(diào)整方法，其特征在于所述性能參數(shù)為 雙極晶體管的增益。3、 如權(quán)利要求2所述的調(diào)整方法，其特征在于所述摻雜區(qū)指阱區(qū)。4、 如權(quán)利要求3所述的調(diào)整方法，其特征在于，確定集成電路內(nèi) 摻雜區(qū)最深層的離子注入的工藝參數(shù)包括步驟當所述雙極晶體管增益所需的偏離量是負值時，增大所述阱區(qū)最深 層的離子注入能量和/或劑量；當所述雙極晶體管增益所需的偏離量是正值時，減小所述阱區(qū)最深 層的離子注入能量和/或劑量。5、 如權(quán)利要求2所述的調(diào)整方法，其特征在于所述摻雜區(qū)指源/ 漏區(qū)。6、 如權(quán)利要求5所述的調(diào)整方法，其特征在于，確定集成電路內(nèi) 摻雜區(qū)最深層的離子注入的工藝參數(shù)包括步驟當所述雙極晶體管增益所需的偏離量是負值時，減小所述源/漏區(qū) 最深層的離子注入能量和/或劑量；當所述雙極晶體管增益所需的偏離量是正值...
【專利技術(shù)屬性】
技術(shù)研發(fā)人員：楊勇勝，
申請(專利權(quán))人：中芯國際集成電路制造上海有限公司，
類型：發(fā)明
國別省市：31[中國|上海]
還沒有人留言評論。發(fā)表了對其他瀏覽者有用的留言會獲得科技券。