一種高精度帶隙基準電壓源電路制造技術

本發明專利技術涉及模擬電路技術領域，具體為一種高精度帶隙基準電壓源電路，其能夠消除傳統結構中運算放大器的失調電壓對基準電壓的影響，大大提高基準電壓的精度，其包括電源VDD，所述電源VDD連接MOS管M0的源端，所述MOS管M0的漏端連接電阻R1，所述電阻R1另一端分別連接電阻R2一端和電阻R3一端，所述電阻R2另一端連接電阻R4一端，所述電阻R4另一端連接三極管Q1的發射極、所述電阻R3另一端連接三極管Q2的發射極，所述三極管Q1和所述三極管Q2的集電極、基極均接地。極均接地。極均接地。

【技術實現步驟摘要】
一種高精度帶隙基準電壓源電路


[0001]本專利技術涉及模擬電路
，具體為一種高精度帶隙基準電壓源電路。

技術介紹

[0002]帶隙基準電壓源作為模擬電路的基本電路結構，在整個模擬電路的系統中起著至關重要的作用。
[0003]帶隙基準電壓源為了滿足一些高精度電路的要求，必須同時做到電壓基準與工藝參數無關，同時又要具備零溫度系數。
[0004]傳統的帶隙基準電壓是把具有正溫度系數和負溫度系數的兩種電壓按照一定的比例進行相加，從而產生具有零溫度系數的電壓基準。
[0005]在傳統的帶隙基準電壓源結構中，由于工藝參數的偏差以及運算放大器的失調電壓影響，改變了正負溫度系數電壓的比例關系，影響到了基準電壓的電壓值以及其溫度系數發生變化，從而使基準電壓不再具備零溫度系數。

技術實現思路

[0006]為了解決現有運算放大器的失調電壓對基準電壓造成影響的問題，本專利技術提供了一種高精度帶隙基準電壓源電路，其能夠消除傳統結構中運算放大器的失調電壓對基準電壓的影響，大大提高基準電壓的精度。
[0007]其技術方案是這樣的：一種高精度帶隙基準電壓源電路，其包括電源VDD，所述電源VDD連接MOS管M0的源端，所述MOS管M0的漏端連接電阻R1，所述電阻R1另一端分別連接電阻R2一端和電阻R3一端，所述電阻R2另一端連接電阻R4一端，所述電阻R4另一端連接三極管Q1的發射極、所述電阻R3另一端連接三極管Q2的發射極，所述三極管Q1和所述三極管Q2的集電極、基極均接地，其特征在于，所述電阻R2另一端連接電阻R5一端和第一斬波電路的一個輸入端，所述電阻R3另一端連接電阻R6一端和所述第一斬波電路的另一個輸入端，所述第一斬波電路的兩個輸出端與所述MOS管M0的柵端之間設置有順次串聯的第一運算放大器、第二斬波電路、開關濾波電容器，所述電阻R5和電阻R6的另一端相連后連接校準電路的VTRIM輸出端，所述校準電路的VIN端連接所述電阻R1與所述電阻R2、電阻R3的連接點。
[0008]其進一步特征在于，所述開關濾波電容器包括一端共地的電容C1和電容C2，所述電容C1另一端連接第一開關fs一端、第二開關fsb一端，所述電容C2另一端連接第三開關fs一端、第四開關fsb一端，所述第一開關fs另一端與所述第四開關fsb另一端相連且為所述開關濾波電容器的輸出端，所述第三開關fs另一端與所述第二開關fsb另一端相連且為所述開關濾波電容器的輸入端；所述校準電路包括第二運算放大器的正相輸入端為所述校準電路的VIN端、反相輸入端連接N位數字模擬轉換器的輸出端，所述N位數字模擬轉換器的輸入端連接MOS管M1的漏端，所述MOS管M1的柵端連接MOS管M2的柵端、所述第二運算放大器的輸出端，所述MOS管M1的源端、MOS管M2的源端連接VDD，所述MOS管M2的漏端為所述校準電路的VTRIM端并連
接三極管Q3的發射極，所述N位數字模擬轉換器的控制端輸入控制數字信號、接地端連接電阻R7一端，所述電阻R7另一端、三極管Q3的基極和集電極均接地。
[0009]采用本專利技術后，由第一斬波電路、第一運算放大器、第二斬波電路、開關濾波電容器組成的串聯電路替代了原有單一的運算放大器，并且增加了校準電路，可以有效的消除傳統結構中運算放大器的失調電壓對基準電壓的影響，大大提高了基準電壓的精度。
附圖說明
[0010]圖1為傳統帶隙基準電壓源電路結構示意圖；圖2為本專利技術電路原理圖；圖3為開關電容濾波器原理圖；圖4消除運算放大器失調電壓原理圖；圖5為校準電路原理圖。
具體實施方式
[0011]見圖1至圖5所示，一種高精度帶隙基準電壓源電路，其包括電源VDD，電源VDD連接MOS管M0的源端，MOS管M0的漏端連接電阻R1，電阻R1另一端分別連接電阻R2一端和電阻R3一端，電阻R2另一端連接電阻R4一端，電阻R4另一端連接三極管Q1的發射極、電阻R3另一端連接三極管Q2的發射極，三極管Q1和三極管Q2的集電極、基極均接地，電阻R2另一端連接電阻R5一端和第一斬波電路402的一個輸入端，電阻R3另一端連接電阻R6一端和第一斬波電路402的另一個輸入端，第一斬波電路402的兩個輸出端與MOS管M0的柵端之間設置有順次串聯的第一運算放大器405、第二斬波電路403、開關濾波電容器401，電阻R5和電阻R6的另一端相連后連接校準電路的VTRIM輸出端，校準電路的VIN端連接電阻R1與電阻R2、電阻R3的連接點。
[0012]開關濾波電容器包括一端共地的電容C1和電容C2，電容C1另一端連接第一開關fs一端、第二開關fsb一端，電容C2另一端連接第三開關fs一端、第四開關fsb一端，第一開關fs另一端與第四開關fsb另一端相連且為開關濾波電容器的輸出端，第三開關fs另一端與第二開關fsb另一端相連且為開關濾波電容器的輸入端；校準電路包括第二運算放大器的正相輸入端為校準電路的VIN端、反相輸入端連接N位數字模擬轉換器的輸出端，N位數字模擬轉換器的輸入端連接MOS管M1的漏端，MOS管M1的柵端連接MOS管M2的柵端、第二運算放大器的輸出端，MOS管M1的源端、MOS管M2的源端連接VDD，MOS管M2的漏端為校準電路的VTRIM端并連接三極管Q3的發射極，N位數字模擬轉換器的控制端輸入控制數字信號、接地端連接電阻R7一端，電阻R7另一端、三極管Q3的基極和集電極均接地。
[0013]各個節點信號如圖4所示，ＡＢ兩點之間的電壓為VAB，VAB經過第一斬波電路402調制后的信號再加上第一運算放大器405的失調電壓后的的波形為V402，V402經過第一運算放大器405后的信號為V405，V405經過第二斬波電路403解調之后的信號為V403，此時，V403中的第一運算放大器405的失調電壓通過調制后從低頻信號變成了高頻信號，而V
AB
經過調制解調后仍舊為低頻信號，V403經過開關濾波電容器401后的信號為V401，Ｖ401信號中只保留了V
AB
的信號，消除了運算放大器的失調電壓的影響，從而提高了基準電壓的精度。
[0014]帶隙基準的輸出信電壓為VBG。本專利技術中的VBG表示為：其中，VBG為輸出基準電壓，Vg0為溫度
?
273℃時的基準電壓，Tr為特定的溫度，Vbe1為三極管Q1的基極與發射極之間的電壓。VT為熱電壓，與絕對溫度成正比，N為三極管Q1與三極管Q2個數的比值。選擇合適的R1、R2和R3，則公式（1）中的一次項部分可以消除掉，只保留常數項Vg0，則VBG= Vg0。
[0015]假設：則VBG的溫度系數VC可以表示為：假設R5=40KΩ，η=4，R5=
±
5KΩ，則在
?
40℃~125℃的溫度范圍內，VBG的溫度系數VC為1.8ppm，只有正常標準的五分之一左右，從而實現了基準電壓值不隨工藝參數以及溫度的變化而變化。
本文檔來自技高網...

【技術保護點】

【技術特征摘要】
1.一種高精度帶隙基準電壓源電路，其包括電源VDD，所述電源VDD連接MOS管M0的源端，所述MOS管M0的漏端連接電阻R1，所述電阻R1另一端分別連接電阻R2一端和電阻R3一端，所述電阻R2另一端連接電阻R4一端，所述電阻R4另一端連接三極管Q1的發射極、所述電阻R3另一端連接三極管Q2的發射極，所述三極管Q1和所述三極管Q2的集電極、基極均接地，其特征在于，所述電阻R2另一端連接電阻R5一端和第一斬波電路的一個輸入端，所述電阻R3另一端連接電阻R6一端和所述第一斬波電路的另一個輸入端，所述第一斬波電路的兩個輸出端與所述MOS管M0的柵端之間設置有順次串聯的第一運算放大器、第二斬波電路、開關濾波電容器，所述電阻R5和電阻R6的另一端相連后連接校準電路的VTRIM輸出端，所述校準電路的VIN端連接所述電阻R1與所述電阻R2、電阻R3的連接點。2.根據權利要求1所述的一種高精度帶隙基準電壓源電路，其特征在于，所述開關濾波電容器包括一端共地的電容C1和電容...

【專利技術屬性】
技術研發人員：馬輝，黃海濱，方帥，
申請(專利權)人：無錫思泰迪半導體有限公司，
類型：發明
國別省市：