自對準硅化合金阻擋層集成優化的方法技術

本發明專利技術公開了一種自對準硅化合金阻擋集成優化的方法，首先，生長兩層半導體器件側墻所需的介質膜；利用光刻技術將自對準硅化合金阻擋的圖案印在所述介質膜上；其次，對硅片進行選擇比高的干法刻蝕；接著，完成去膠，剝離工序；然后進行下一步工藝，直到自對準硅化合金工藝。本發明專利技術可以減小刻蝕中所產生的損傷，改善器件漏電。適用于ＣＭＯＳ半導體工藝。（*該技術在2024年保護過期，可自由使用*）

【技術實現步驟摘要】

本專利技術涉及一種半導體器件的工藝方法，特別是涉及一種自對準硅化合金阻擋(Salicide Block)集成優化的方法。
技術介紹
在深亞微米半導體工藝中，自對準硅化合金(Salicide)是不可缺少的工藝，它可以降低電阻并減少電阻及電容(RC)所造成的信號傳遞延遲，有效提高集成電路的工作效率。在自對準硅化合金工藝之前，一般都先在硅片表面形成有圖案的介質膜(一般是二氧化硅或氮化硅)，利用這種介質膜來保護硅基板防止形成硅化物，這種區域一般是高阻區域，如多晶電阻或有源區電阻。這步工藝稱為自對準硅化合金阻擋，主要步驟為淀積介質膜、形成光刻圖案、介質膜刻蝕。自對準硅化合金阻擋的刻蝕工藝要求刻蝕選擇比高，即刻蝕對阻擋介質膜速率要高，而對其它材料的刻蝕速率要低。因此要用選擇比高的氮化膜或比較厚的氧化膜。但是，刻蝕都會給硅或者STI(淺溝槽隔離)氧化膜造成損傷而形成硅基板下陷(Silicon Recess)或淺槽隔離邊緣漏電(STI Edge Leakage)。盡量減少這種損傷，優化工藝是CMOS半導體工藝集成中不可避免的一個問題。
技術實現思路
本專利技術要解決的技術問題是提供，減小刻蝕中所產生的損傷，改善器件漏電。為解決上述技術問題，本專利技術的，包括如下步驟首先，生長兩層半導體器件側墻所需的介質膜，其中，第一層為USG，第二層為氮化膜；利用光刻技術將自對準硅化合金阻擋的圖案印在所述介質膜上；其次，對硅片進行選擇比高的干法刻蝕；接著，完成去膠，剝離工序；然后進行下一步工藝，直到自對準硅化合金工藝。本專利技術從半導體工藝集成角度，在不影響器件性能和產品良品率的情況下，將器件側墻的反刻與自對準硅化合金阻擋刻蝕整合在一起，同時氮化膜對二氧化硅的刻蝕選擇比高。這樣，與傳統的分別刻蝕的方法相比，利用本專利技術的方法將兩次刻蝕對硅基板和隔離區的影響減小為一次。另外，工序的次數也大大減少(減小了一次薄膜生長和一次干法刻蝕)，成本降低，生產效率提高。附圖說明下面結合附圖與具體實施方式對本專利技術作進一步詳細的說明圖1是現有的自對準硅化合金阻擋工藝流程示意圖；圖2是本專利技術自對準硅化合金阻擋集成優化的方法工藝流程示意圖。具體實施例方式現有的自對準硅化合金阻擋工藝流程如圖1所示。它包括如下步驟1、用低壓爐(LP Furnace)生長半導體器件側墻所需的介質膜。2、對硅片進行選擇比高的干法刻蝕。3、進行下一步工藝，如源漏注入，直到自對準硅化合金工藝前。4、用低壓爐或CVD(化學氣相淀積)生長出自對準硅化合金阻擋所需的介質膜。5、利用光刻技術將自對準硅化合金阻擋的圖案印在介質膜上。6、對硅片進行選擇比較高的干法刻蝕。7、完成去膠，剝離工序。8、自對準硅化合金工藝。本專利技術的自對準硅化合金阻擋集成優化的方法，利用半導體器件側墻作為自對準硅化合金阻擋介質膜，在側墻介質膜淀積與反刻(EtchBack)工藝之間添加自對準硅化合金阻擋的光刻工藝，利用反刻來同時完成側墻的形成與自對準硅化合金阻擋圖案的形成。如圖2所示，其具體步驟如下1、用低壓爐生長兩層半導體器件側墻所需的介質膜，第一層為USG(非摻雜硅玻璃)，第二層為氮化膜。第二層選用氮化硅的主要目的是，它對USG的刻蝕選擇比高，刻蝕不會對硅基板(器件)和隔離區(如STI)造成很大的損傷。2、利用光刻技術將自對準硅化合金阻擋的圖案印在介質膜上。3、對硅片進行選擇比高的干法刻蝕。4、完成去膠，剝離工序。5、進行下一步工藝，如源漏注入，直到自對準硅化合金工藝。下面結合本專利技術在一半導體射頻工藝中的應用實施例，對本專利技術的方法進一步說明如下1、在器件側墻用低壓爐生長100的USG和1000的氮化硅。2、在薄膜上進行清洗，涂膠，曝光和顯影。光刻版為自對準硅化合金阻擋版。光刻機可選擇DeepUV(深紫外線)或I-line(I線)。3、再用干法刻蝕的EPD(終點檢測)加上OE(追加刻蝕)來完成側墻和阻擋圖案的形成。同時，要形成自對準硅化合金區域的硅表面無殘留且無下陷。4、用灰化(Ashing)以及濕法剝離將光刻膠去除。5、進行下一步工藝，如源漏注入，直到自對準硅化合金工藝。本專利技術減小了自對準硅化合金阻擋刻蝕對硅片的損傷，器件漏電有所改善，同時又減少了工序步驟2到3步，從集成角度優化整合了工藝，降低了成本，提高了生產效率、產品性能。本文檔來自技高網...

【技術保護點】
一種自對準硅化合金阻擋集成優化的方法，其特征在于：包括如下步驟：首先，生長兩層半導體器件側墻所需的介質膜，其中，第一層為ＵＳＧ，第二層為氮化膜；利用光刻技術將自對準硅化合金阻擋的圖案印在所述介質膜上；其次，對硅片進行選擇比高的干法刻蝕；接著，完成去膠，剝離工序；然后進行下一步工藝，直到自對準硅化合金工藝。

【技術特征摘要】
1.一種自對準硅化合金阻擋集成優化的方法，其特征在于包括如下步驟首先，生長兩層半導體器件側墻所需的介質膜，其中，第一層為USG，第二層為氮化膜；利用光刻技術將自對準硅化合金阻擋的圖案印在所述介質膜上；其次，對硅片進行選擇比高的干法刻蝕；接著，完成去膠，剝離工序；然后進行下一步工藝，直到自對準硅化合金工藝。2.如權利要求1所述的自對準硅化合金阻擋集成優化的方法，其特征在于采用低壓爐生長器件側墻。3.如權...

【專利技術屬性】
技術研發人員：馬巍，陳華倫，周貫宇，虞軍毅，
申請(專利權)人：上海華虹NEC電子有限公司，
類型：發明
國別省市：31[]