淺結半導體器件的制造方法技術

集成電路襯底（２２）被提供成具有帶相反的側壁的晶體管柵元件（３６）。第一間隔（３２）從一個側壁延伸，而第二間隔（３４）從另一個側壁延伸。利用第一和第二間隔（３２，３４）相應地掩蔽襯底（２２）的第一和第二區，對襯底（２２）的源／漏區進行摻雜。在摻雜之后，清除第一和第二間隔（３２，３４），從而暴露第一和第二區。然后對暴露的第一和第二區進行摻雜。在這一第二摻雜步驟之后，對襯底（２２）進行加熱，以便激活摻雜劑。在第一區上制作第三間隔，然后在第二區上制作第四間隔。建立硅化物接觸。（*該技術在2020年保護過期，可自由使用*）

【技術實現步驟摘要】
專利技術的背景本專利技術涉及到提供改進了的半導體器件及這種器件的制造方法。更確切但不排它地說，本專利技術涉及到這種器件的半導體淺結的制作。為了提高電子器件的速度，常常希望減小各種半導體元件的臨界尺寸。其結果是，由于分立元件尺寸的減小而可能提高許多集成電路器件的功能，因而可以提高由這些元件構成的集成電路的元件密度以及相應的數目和復雜性。而且，隨著半導體器件的臨界尺寸被減小到亞微米范圍，保持一種密集分布的結的淺的分布，常常是可取的。不幸的是，常規工藝常常使形成結的摻雜劑暴露于多個傾向于加深相應的分布的高溫熱循環。因而需要更好的方法來保持所希望的結分布深度。而且，對于臨界尺寸處于亞微米范圍下部(≤0.2微米)的半導體器件，常常希望制作相應地更淺的結，從而對于適當的器件性能來說，保持這種分布常常變得更加重要。于是，也需要能夠可靠地提供更淺的半導體結的方法。專利技術的概述本專利技術的一種形式是一種改進了的包括半導體淺結的集成電路器件。作為變通或另外，本專利技術的另一種形式的改進了的集成電路器件可以包括各延伸在源/漏范圍上并覆蓋相鄰的源/漏區的一對相反的側壁間隔。在本專利技術的另一種形式中，提供了一種降低或消除可能引起半導體結的不希望有的加深或可能用其它方法使結摻雜劑不希望有地重新分布的方法。此方法可以被用來提供具有超淺結的器件。如此處所用的那樣，“超淺結”指的是最大深度小于大約1000埃摻雜劑水平至少為1019cm-3的結。而且，可以根據這種形式來提供最佳深度小于大約500埃的超淺結。在又一種形式中，利用選擇性地遮擋某些襯底區域的摻雜的一個或多個掩蔽元件來對集成電路器件進行摻雜。然后清除這些元件，并用不同于第一摻雜工藝的分布特性對各個被遮擋的區域的至少一部分進行摻雜。在第二摻雜工藝之后，可以制作新的遮擋或掩蔽元件，它覆蓋被摻雜成第二非零水平的區域的至少一部分。這些新的掩蔽元件的尺寸可以不同于已經被清除的掩蔽元件。在這種形式的一個變種中，新的掩蔽元件被構造成晶體管柵間隔，其尺寸和形狀可以被做成便于諸如硅化物制作之類的后續工藝。在本專利技術的不同的形式中，方法包含對集成電路襯底進行摻雜，以提供第一成對的摻雜襯底區，其中晶體管柵元件和相應的第一成對的間隔從第一摻雜區之間的襯底延伸。然后清除第一間隔。在清除間隔之后，進行襯底的摻雜，以提供分布不同于第一摻雜區的第二成對的摻雜襯底區。這些第二摻雜區各沿襯底被置于相應的一個第一摻雜區和柵元件之間。對襯底進行加熱，以激活第一和第二摻雜區的摻雜劑。在制作第二摻雜區之后，在柵元件周圍制作第二成對的間隔。在制作第二成對的間隔之后，在至少一個第一摻雜區或柵元件上提供硅化物接觸。本專利技術的另一種形式包括對集成電路襯底的源區和漏區執行第一摻雜劑注入。晶體管柵元件從源區與漏區之間的襯底延伸，而第一成對的間隔約束著柵元件，其一個第一間隔在第一注入過程中掩蔽源區與柵元件之間的第一區域，而另一個第一間隔在第一注入過程中掩蔽漏區與柵元件之間的第二區域。第一間隔各由原硅酸四乙酯(TEOS)制成。在第一注入之后，腐蝕掉第一間隔，并執行第二摻雜劑注入，以便用導電類型與注入在源區和漏區的摻雜劑相同的摻雜劑，相對于源區和漏區而對第一和第二區域進行摻雜。于是在柵元件周圍形成第二成對的間隔。再一種形式包括提供具有從中延伸的被第一成對的間隔約束的晶體管柵元件的集成電路襯底，以及對襯底進行摻雜以提供第一成對的摻雜襯底區。柵元件和第一間隔被置于第一摻雜區之間。清除第一間隔，并在清除第一間隔之后對襯底進行摻雜，以提供第二成對的摻雜襯底區。第二摻雜襯底區沿襯底各被置于相應的一個第一摻雜區與柵元件之間。制作第二成對的間隔，它們各沿襯底從相應的一個第二摻雜區上的柵元件的側壁延伸，且各包括位于柵元件頂表面下面的向下傾斜的表面。第二間隔可以各寬于各個第一間隔，以便至少部分地延伸在相應的一個第一摻雜區上。因此，本專利技術的目的是提供一種改進了的電子器件。本專利技術的另一目的是提供制造淺結半導體器件的方法。從此處包含的描述和附圖中，本專利技術的進一步目的、特點、情況、形式、實施例、好處和優點將變得明顯。附圖的簡述附圖說明圖1-7是集成電路器件的局部剖面圖，示出了選定的制造步驟。在圖1-7中，相似的參考號表示相似的零件；并在某些情況下，為了保持清晰，附圖或其選定的零件未按比例繪出。最佳實施例的詳細描述為了有助于了解本專利技術的原理，現參照附圖所示的實施例并用特殊的語言對其進行描述。盡管如此，可以理解的是，不因此而意味著對本專利技術的范圍有限制。如與本專利技術有關的
的熟練人員通常想到的那樣，所述實施例的任何變通和進一步修正，以及此處所述的本專利技術的原理的任何進一步應用，都在預料之中。圖1-7示出了集成電路器件20的制造工藝100的選定步驟。在圖1的步驟100a中，集成電路器件20包括襯底22。襯底22最好一般是平的，并由諸如單晶硅之類的普通半導體材料制成；但如本
的熟練人員想到的那樣，襯底22也可以有其它的幾何形狀、組分和安排。如所述，襯底22通常沿垂直于圖1的視平面的平面延伸。襯底22最好一開始被p型或n型摻雜成適合于待要在后續工藝步驟中制作在襯底22中的特定類型的半導體結。圖1示出了大量隔離結構24。結構24彼此分隔開，以便確定相應數目的電隔離的元件區，其中的一對被參考號26a和26b具體指定。隔離結構24最好各為標準的淺溝槽隔離(STI)型；但在其它實施例中，也可以變通地或額外地采用一個或多個不同的隔離結構類型。在另一些實施例中，可以沒有隔離結構24，且相應地，區域26a和26b可以不彼此電隔離。在相應的一個區域26a和26b中示出了晶體管柵結構30a和30b。結構30a和30b各包括成對的從柵元件36的相反側壁延伸的間隔32和34。各個結構30a和30b還具有位于元件36與襯底22之間的介電柵焊點38，以便使元件36電隔離于襯底22。各個間隔32和34具有從元件36到襯底22向下延伸的彎曲的剖面分布。結構30a和30b最好同時制作。在一個最佳實施例中，同時制作開始于在襯底22上淀積介電層。然后用標準方法在此層上滿鋪一層非晶硅。再涂敷光刻膠層，并用普通光刻過程進行圖形化，以提供介電層和非晶硅層的掩模。根據此掩模，這些層的選定區域被腐蝕清除，以便由介電層形成焊點38和由非晶硅層形成柵元件36。得到圖1所示的結構30a和30b。通常，用制造工藝中的加熱或退火步驟，使非晶硅轉變為多晶形式。此多晶形式有時被稱為“多晶硅”或“多晶”。最好在這一步驟或后續步驟中，以它們相對于焊點38成為導電的方式，制作元件36。元件36由包括硅的材料組成，此材料以后續工藝中適合于選擇性地形成硅化物膜的方式排列。對于元件36的多晶硅組分，借助于將摻雜劑涂敷到元件36可以建立電導率。若摻雜劑被涂敷到元件36，最好在器件20的另一個區域例如襯底22被摻雜的同時進行涂敷。在其它的實施例中，可以用不同的方式，例如用從金屬局部或全部形成元件36的方式，來建立元件36的電導率。在一個這樣的例子中，元件36一開始從中形成的材料，被局部或全部清除，并在制造的后續步驟中被金屬代替。對于這種變通，元件36可以不包括安排用來稍后形成硅化物的硅。而且，元件36可以一開始或后續從各由不同的材料組成的多層或膜制成；其本文檔來自技高網...

【技術保護點】
一種方法，它包含（ａ）提供具有從中延伸的晶體管柵元件的集成電路襯底，此元件具有相對的側壁，它具有從一個所說側壁延伸的第一間隔以及從另一個側壁延伸的第二間隔；（ｂ）對襯底的源區和漏區進行摻雜，在所述摻雜過程中，第一間隔掩蔽源區 與元件之間的襯底第一區，而第二間隔掩蔽漏區與元件之間的襯底第二區；（ｃ）在所述摻雜之后，清除第一間隔和第二間隔；（ｄ）在所述清除之后，借助于對第一區和第二區進行摻雜，建立第一區中的第一源／漏延伸和第二區中的第二源／漏延伸；　 　（ｅ）在所述建立之后，對襯底進行加熱，以便同時激活源區、漏區、第一區和第二區中的摻雜劑；（ｆ）制作第一區上的第三間隔和第二區上的第四間隔；以及（ｇ）在制作第三間隔和第四間隔之后，提供與元件、源區、漏區中的至少一個的硅化 物接觸。

【技術特征摘要】
US 1999-5-3 09/303,8301.一種方法，它包含(a)提供具有從中延伸的晶體管柵元件的集成電路襯底，此元件具有相對的側壁，它具有從一個所說側壁延伸的第一間隔以及從另一個側壁延伸的第二間隔；(b)對襯底的源區和漏區進行摻雜，在所述摻雜過程中，第一間隔掩蔽源區與元件之間的襯底第一區，而第二間隔掩蔽漏區與元件之間的襯底第二區；(c)在所述摻雜之后，清除第一間隔和第二間隔；(d)在所述清除之后，借助于對第一區和第二區進行摻雜，建立第一區中的第一源/漏延伸和第二區中的第二源/漏延伸；(e)在所述建立之后，對襯底進行加熱，以便同時激活源區、漏區、第一區和第二區中的摻雜劑；(f)制作第一區上的第三間隔和第二區上的第四間隔；以及(g)在制作第三間隔和第四間隔之后，提供與元件、源區、漏區中的至少一個的硅化物接觸。2.權利要求1的方法，其中的源區、漏區、第一區、和第二區，都被摻雜成相同的導電類型。3.權利要求2的方法，其中的源區和漏區被摻雜到第一最大深度，而第一源/漏延伸和第二源/漏延伸被摻雜到比第一最大深度小的第二最大深度。4.權利要求2的方法，其中的源和漏被摻雜成摻雜劑濃度大于第一源/漏區和第二源/漏區。5.權利要求1的方法，其中的元件屬于臨界尺寸小于大約0.20微米的隔離柵場效應晶體管。6.權利要求1的方法，其中的第三間隔比第一間隔更寬，以便部分地覆蓋源區，而第四間隔比第二間隔更寬，以便部分地覆蓋漏區。7.權利要求1的方法，其中襯底包括各對應于多個隔離柵場效應晶體管元件中的一個的、延伸離開具有相應的成對間隔的襯底的多個源區和漏區，在所述摻雜過程中，多個源區與漏區被摻雜到第一最大深度；所述清除包括清除各個隔離柵元件的成對的間隔以露出相應的成對區域，各個隔離柵元件的成對區域在所述建立過程中被摻雜到小于第一最大深度的第二最大深度；所述制作包括在所述加熱之后提供各個隔離柵元件的成對的替換間隔；以及所述提供硅化物接觸還包括提供多個硅化物接觸。8.一種方法，它包含(a)對集成電路襯底進行摻雜，以提供第一成對的摻雜襯底區，具有第一成對的間隔的晶體管柵元件從襯底延伸在第一摻雜區之間；(b)在制作第一摻雜區之后，清除第一間隔；(c)在所述清除之后，對襯底進行摻雜，以便提供各被摻雜成具有不同于第一摻雜區的分布特性的第二成對的摻雜襯底區，第二摻雜區沿襯底各被置于第一摻雜區與柵元件中相應的一個之間；(d)在制作第二摻雜區之后，制作柵元件周圍的第二成對的間隔；以及(e)在所述制作之后，在第一摻雜區或柵元件中的至少一個上提供硅化物接觸。9.權利要求8的方法，還包含對襯底進行加熱，以便同時激活第一摻雜區和第二摻雜區的摻雜劑，第一摻雜區與第二摻雜區的導電類型相同。10.權利要求9的方法，其中的第二間隔各覆蓋一個第二摻雜區并部分地延伸在相應的一個第一摻雜區上。11.權利要求8的方法，其中的柵元件對應于場效應晶體管的隔離柵，襯底確定晶體管的第二摻雜區之間的溝道，第二摻雜區各對應于源/漏延伸，所述提供包括淀積一層金屬與第一摻雜區和柵元件接觸，并對襯底、柵元件和此層進行加熱。12.權利要求8的方法，還包含沿襯底確定多個有源區，各個區被襯底中的大量淺溝槽中的至少一個彼此電隔離，各個溝槽各被電絕緣材料至少部分填充；以及在各個有源區中確定多個隔離柵場效應晶體管中的至少一個。13.權利要求8的方法，其中不同的分布特性包括不同于各個第一摻雜區的分布的最大摻雜劑濃度或最大摻雜劑深度中的至少一個。14.一種方法，它包含(a)對集成電路襯底進行摻雜，以提供第一成對的摻雜襯底區，具有第一成對的間隔的晶體管柵元件從襯底延伸在第一摻雜區之間；(b)在制作第一摻雜區之后，清除第一間隔；(c)在所述清除之后，對襯底進行摻雜，以便提供各被摻雜成具有淺于第一摻雜區的分布的第二成對的摻雜襯底區，第二摻雜區沿襯底各被置于相應的一個第一摻雜區與柵元件之間；(d)在制作第二摻雜區之后，制作柵元件周圍的第二成對的間隔；以及(e)在制作第二摻雜區之后，對...

【專利技術屬性】
技術研發人員：XW林，
申請(專利權)人：NXP股份有限公司，
類型：發明
國別省市：NL[荷蘭]