高頻集成電路微系統(tǒng)組件及其制作方法技術(shù)方案

這里公開高頻集成電路（ＨＦＩＣ）微系統(tǒng)組件及其制作方法。本公開的ＨＦＩＣ組件方法有最優(yōu)化的結(jié)構(gòu)，可最小化互聯(lián)中的電磁能損耗。該組件優(yōu)化了互聯(lián)區(qū)域并消除了組件工藝所產(chǎn)生的大多數(shù)有害材料，因而無論對(duì)于ＩＣ組件，還是對(duì)環(huán)境都是有益的一種方法。已開發(fā)了各種具體用于ＨＦＩＣ封裝的組件工藝，但它的多樣性使它的用途從單片微波集成電路（ＭＭＩＣ）封裝擴(kuò)展到部分ＰＣＢ組件，并且由于對(duì)環(huán)境有益，所以可代替其它ＰＣＢ技術(shù)，特別是在高性能的應(yīng)用中。ＨＦＩＣ組件包括一個(gè)第一基片（７０２，７０３）和一個(gè)第二基片（７０１）以及它們之間的一個(gè)芯片，第二基片（７０１）由絕緣體上有導(dǎo)體的片或具有高長(zhǎng)寬比的溝槽和導(dǎo)體（７０５，７０６，７０７，７０８）的類似片組成。由第一和第二基片形成的公共地線（７０７，７０８，７１０，７１０’，７１１，７１１’）至少在鄰近ＨＦ信號(hào)路徑（７０６）處包圍芯片。（*該技術(shù)在2022年保護(hù)過期，可自由使用*）

【技術(shù)實(shí)現(xiàn)步驟摘要】

本專利技術(shù)涉及高頻集成電路(HFIC)微系統(tǒng)組件，該組件包括一個(gè)基片，一個(gè)芯片，電源和HF信號(hào)的信號(hào)路徑和一個(gè)接地結(jié)構(gòu)。這里高頻是指寬帶應(yīng)用，特別是指例如高于5吉赫茲(5GHz)的頻率。本專利技術(shù)也涉及上述組件的制作方法。
技術(shù)介紹
在各種微波基片上刻上金屬圖形形成微波電路，用測(cè)試夾具和金屬外殼對(duì)其進(jìn)行商品封裝這種方法已有30年以上的歷史，并且在很大程度上保持不變。在低頻應(yīng)用中，常規(guī)電子封裝的目的是保護(hù)電路，而在微波應(yīng)用中，封裝本身是退化的主要原因。現(xiàn)在IV族電路已經(jīng)達(dá)到了ULSI(超大規(guī)模集成電路)時(shí)代，而III-V族電路已達(dá)到了LSI/VLSI(大規(guī)模/甚大規(guī)模集成電路)時(shí)代。早期單片IC(集成電路)要求將IC進(jìn)行單芯片封裝，而在二十世紀(jì)九十年代初期MCM成為普通的。現(xiàn)在封裝方法是各種各樣的，而且基礎(chǔ)結(jié)構(gòu)常常是復(fù)雜的。直到最近，EMS供應(yīng)者或者說封裝創(chuàng)始者才封裝了IC，因?yàn)殡m然半導(dǎo)體工業(yè)一直在提供在潔凈間制作的芯片，但在潔凈間操作PCB(印刷電路板)是困難的。現(xiàn)在PCB上的組件尺寸比芯片上的組件尺寸大幾個(gè)數(shù)量級(jí)。因此，在HFIC的進(jìn)一步微型化中，電子封裝的常規(guī)劃分表現(xiàn)出明顯的矛盾，這就要求在微觀區(qū)域和宏觀區(qū)域之間有改善的界面。傳統(tǒng)上HFIC芯片上的公共地線須通過一些尺寸勢(shì)必較大的通孔連接到基片和金屬外殼的地線上。制造工藝的進(jìn)步已經(jīng)減少了通孔的串聯(lián)電感。理想情況是，要求將芯片上的公共地線直接連接到組件的公共地線上，而無需通孔，但是這種理想的選擇尚未出現(xiàn)在市場(chǎng)上。另外，已經(jīng)確定，HFIC和低頻IC的公共地線有不同的電位，因而使各種IC集成在一個(gè)組件中更加困難。高頻集成電路(HFIC)封裝還未達(dá)到將單片微波IC(MMIC)與低頻和中頻IC一起集成為真正三維形式的水平。Drayton等人的1999年7月15日5913134號(hào)美國(guó)專利討論了如何用Si的微加工產(chǎn)生無源MIC(微波集成)的問題。利用如KOH對(duì)Si的各向同性濕法腐蝕可以容易地產(chǎn)生這種類型的電路，腐蝕不再保持90°角，并由附圖清楚地表示出來。Drayton等人的工作對(duì)于HFIC集成是不適合的，這是由于一般IC有大量的接觸點(diǎn)，因此基片的結(jié)構(gòu)必須盡量緊湊，而用硅的濕法腐蝕達(dá)不到這一點(diǎn)。在HFIC中，HF信號(hào)一般由芯片差分取出。除了地線和傳輸線之外還必須提供電源線。另外還必須提供控制信號(hào)的分布，分開的電源和地平面。因此，新型HFIC微系統(tǒng)組件是在芯片上形成HFIC電路的擴(kuò)展。典型的MIC線路工藝圖在結(jié)構(gòu)上本來就是簡(jiǎn)單的，而高度集成的緊湊MMIC(單片微波集成)都有復(fù)雜的結(jié)構(gòu)。因此，Drayton的方法是不適用的。缺少第三信號(hào)平面和緊湊的容納、大量的IC焊點(diǎn)使Drayton的方法在本專利技術(shù)中是沒有用處的。與HFIC組件具體相關(guān)的問題和該領(lǐng)域的一般工藝在以下文章中做了討論“High Frequency MultiChip Modules-Materials，Design and Fabrication Techniques”，Tarja A.Juhola，Royal Institute ofTechnology，May2000，ISRNKTH/MVT/FR-00/1-SE，ISSN0348-4467，TRITA-MVT Report 2000∶1。
技術(shù)實(shí)現(xiàn)思路
因此，本專利技術(shù)的一個(gè)目的是提供高頻集成電路(HFIC)微系統(tǒng)組件及其制作方法。制作方式完全平面的方法產(chǎn)生了一個(gè)最佳的HFIC組件，該組件制造經(jīng)濟(jì)，同時(shí)傳輸線的損耗最低。該方法使IC進(jìn)一步微型化成為可能。它通過顯著減小焊點(diǎn)的尺寸而改善了微觀區(qū)域和宏觀區(qū)域的界面。該方法能使IC上的電源和地的大區(qū)域去耦合作用轉(zhuǎn)移到組件基片上。本專利技術(shù)優(yōu)化了互連的區(qū)域。該方法能容易地用IC加工來集成，并且使組件設(shè)計(jì)工藝更加耐用和更加可靠。用在芯片端的被陷(trapped)的CPW傳輸線使得基于III-V族和IV族的電路能集成在同一組件中。本專利技術(shù)消除了來自組件的大多數(shù)有害材料，這使得它成為對(duì)環(huán)境有益的與現(xiàn)有PCB工藝不同的另一種工藝。該組件工藝的具體目標(biāo)是HFIC封裝，但它的通用性將其用途從單片微波集成電路(MMIC)封裝擴(kuò)展到部分PCB組件，而且由于對(duì)環(huán)境有益，有可能代替其它PCB工藝，特別是在高性能應(yīng)用中。在制作HFIC組件的優(yōu)選方法中，采用絕緣體上有硅的片子，它適合于樣機(jī)和小規(guī)模生產(chǎn)。另一方面，電成型將本專利技術(shù)的范圍擴(kuò)展到大規(guī)模生產(chǎn)。對(duì)于低頻系統(tǒng)，它也是另一種經(jīng)濟(jì)的制造技術(shù)。全部分解的制造步驟是IC制作，電子封裝和PCB組裝都在幾乎無粒子的潔凈間進(jìn)行，以避免來自外部的污染，因而避免了因不相容材料引起的工藝失配。由于與無源的MIC結(jié)構(gòu)(Drayton等人)相比IC常常包含有數(shù)量級(jí)大的晶體管數(shù)目和多得多的I/Os，因此需要特殊的組裝方法，例如各向異性的Si微加工。只有半導(dǎo)體的DRIE(干法腐蝕)才能產(chǎn)生非變形的俯視不規(guī)則角，因而產(chǎn)生距硅基片邊緣可能最短的信號(hào)路徑。完全平面的加工使芯片到基片的過渡成為可能，而無需使用引線接合或任何類型的倒裝片凸臺(tái)(flipchip bumps)或類似材料。通過IC的后加工和/或在組件中鑲嵌過濾器、感應(yīng)器等使本專利技術(shù)有整體無源組成件集成的優(yōu)點(diǎn)。后加工過的IC的安裝方式與無后加工的IC的安裝方式相同。由于在較高頻率(10GHz的量級(jí))甚至在幾GHz的頻率下吸潮可能是個(gè)問題，所以最好使用密封的外殼。所提出的HFIC組件允許有效的密封封裝，因而可將電的不均勻性和傳輸損耗降至最低。在后附權(quán)利要求1中給出按照本專利技術(shù)的HFIC組件的特征，制作該組件的優(yōu)選方法在權(quán)利要求19，24和29中給出。對(duì)結(jié)合附圖的以下說明和后附權(quán)利要求書做了研究之后，本專利技術(shù)的其它目的、特征、優(yōu)點(diǎn)將變得明顯。附圖說明借助附圖的各圖，用舉例的方法對(duì)本專利技術(shù)進(jìn)行說明，但本專利技術(shù)不限于示例。在附圖中相同的標(biāo)號(hào)標(biāo)記HFIC組件的相同組成件，附圖有 圖1說明按照一個(gè)實(shí)施例的帶有其內(nèi)安裝有芯片的第三基片的功能部分；圖2說明按照另一實(shí)施例的第一基片的功能部分，是由凹陷面觀看的圖；圖3說明按照另一個(gè)實(shí)施例的第二基片的功能部分，是從凹陷面觀看的圖；圖4說明按照另一個(gè)實(shí)施例涂到第二基片功能部分的粘結(jié)層；圖5A是按照另一個(gè)實(shí)施例芯片端的傳輸線的截面圖；圖5B是按照另一個(gè)實(shí)施例連接器處的傳輸線的截面圖；圖6A是按照另一個(gè)實(shí)施例芯片端的公共地線的截面圖；圖6B是按照另一個(gè)實(shí)施例芯片端的傳輸線連接的截面圖；圖7A和圖7B是按照另一個(gè)實(shí)施例的HFIC組件的分解三向投影圖；圖8是按照另一個(gè)實(shí)施例在常規(guī)微波封裝結(jié)構(gòu)中HFIC組件的截面圖；圖9是按照另一個(gè)實(shí)施例鑲嵌在PCB中的HFIC子組件的截面圖；圖10是按照另一個(gè)實(shí)施例作為PCB的HFIC組件的截面圖；圖11是說明按照另一個(gè)實(shí)施例在硅片上實(shí)施光刻工藝、腐蝕工藝和金屬淀積工藝以形成第二基片的工藝步驟的截面圖；圖12A和圖12B是說明按照另一個(gè)實(shí)施例在絕緣體上有硅(SOI)的片子上實(shí)施光刻工藝、腐蝕工藝和金屬淀積工藝以形成第二基片的工藝步驟的截面圖；圖13A和圖13B是說明按照另一個(gè)實(shí)施例在絕緣體上實(shí)施光刻工藝、腐蝕工藝和金屬淀積工藝以形成第一基片的工藝步驟的截面圖；圖14A和圖14B是說明按照另一個(gè)實(shí)施例在絕緣體上實(shí)施光刻本文檔來自技高網(wǎng)...

【技術(shù)保護(hù)點(diǎn)】
大面積平面高頻集成電路（ＨＦＩＣ）組件包括：第一基片（７０２，７０３），有至少一個(gè)用于芯片（７０９）的凹槽，芯片有一些焊點(diǎn)，所述基片在露出芯片焊點(diǎn)的一側(cè)有至少一個(gè)平面表面（７１０，７１１’），并且所述基片至少功能側(cè)是導(dǎo)電的； 絕緣體上有導(dǎo)體的第二基片（７０１），具有高長(zhǎng)寬比的溝槽和包括平面表面（７０８，７１０’）的導(dǎo)體（７０５，７０６，７０７，７０８），功能側(cè)的接地線及ＨＦ和ＤＣ信號(hào)路徑被安排成，當(dāng)?shù)谝缓偷诙鞴δ軅?cè)的所述平面表面（７１０，７１１’，７０８，７１０’）以對(duì)齊的關(guān)系組裝時(shí)能提供與芯片焊點(diǎn)（６１２），周邊接觸點(diǎn)和公共地線區(qū)域的連接，所述信號(hào)路徑和接地線都有一個(gè)導(dǎo)體面對(duì)著第一基片的功能側(cè)，并且所述高長(zhǎng)寬比的導(dǎo)體增加了芯片處的空氣間隙（６１６）；第一和第二基片之間的公共地線區(qū)域 （７１０，７１０’），這些公共地線區(qū)域被貼到一個(gè)基片上，以形成信號(hào)路徑（７０５，７０６）的屏蔽腔（６１５），因而由第一和第二基片形成的公共地線（７０７，７０８，７１０，７１０’，７１１，７１１’）至少在鄰近ＨＦ信號(hào)路徑（７０６）處包圍了芯片；芯片的各焊點(diǎn)（６１０，６１２）和第二基片的各信號(hào)路徑（６０３，６１１）之間的連接件。...

【技術(shù)特征摘要】
US 2001-4-6 60/282,226;US 2001-5-4 60/288,6971.大面積平面高頻集成電路(HFIC)組件包括第一基片(702，703)，有至少一個(gè)用于芯片(709)的凹槽，芯片有一些焊點(diǎn)，所述基片在露出芯片焊點(diǎn)的一側(cè)有至少一個(gè)平面表面(710，711’)，并且所述基片至少功能側(cè)是導(dǎo)電的；絕緣體上有導(dǎo)體的第二基片(701)，具有高長(zhǎng)寬比的溝槽和包括平面表面(708，710’)的導(dǎo)體(705，706，707，708)，功能側(cè)的接地線及HF和DC信號(hào)路徑被安排成，當(dāng)?shù)谝缓偷诙鞴δ軅?cè)的所述平面表面(710，711’，708，710’)以對(duì)齊的關(guān)系組裝時(shí)能提供與芯片焊點(diǎn)(612)，周邊接觸點(diǎn)和公共地線區(qū)域的連接，所述信號(hào)路徑和接地線都有一個(gè)導(dǎo)體面對(duì)著第一基片的功能側(cè)，并且所述高長(zhǎng)寬比的導(dǎo)體增加了芯片處的空氣間隙(616)；第一和第二基片之間的公共地線區(qū)域(710，710’)，這些公共地線區(qū)域被貼到一個(gè)基片上，以形成信號(hào)路徑(705，706)的屏蔽腔(615)，因而由第一和第二基片形成的公共地線(707，708，710，710’，711，711’)至少在鄰近HF信號(hào)路徑(706)處包圍了芯片；芯片的各焊點(diǎn)(610，612)和第二基片的各信號(hào)路徑(603，611)之間的連接件。2.按照權(quán)利要求1的HFIC組件，還包括作為第一基片的金屬化的半導(dǎo)體，如硅。3.按照權(quán)利要求1的HFIC組件，還包括作為第一基片的一種金屬結(jié)構(gòu)，如Ni，Cu，Ag，Au。4.按照權(quán)利要求3的HFIC組件，還包括第一基片包含有一芯金屬及比芯金屬導(dǎo)電更好的金屬化層。5.按照權(quán)利要求1的HFIC組件，還包括作為第一基片的壓制的導(dǎo)電聚合物或金屬化的非導(dǎo)電聚合物。6.按照權(quán)利要求1-5的任一權(quán)利要求的HFIC組件，還包括作為第二基片的金屬化的絕緣體上有半導(dǎo)體的片子。7.按照權(quán)利要求1-5的任一權(quán)利要求的HFIC組件，還包括作為第二基片的在絕緣體上有金屬(MOI)，例如在絕緣體上有Ni，Cu，Ag，Au的片子。8.按照權(quán)利要求1-5的任一權(quán)利要求的HFIC組件，還包括作為第二基片的單獨(dú)的金屬。9.按照權(quán)利要求6或7的HFIC組件，還包括作為絕緣體的低介電常數(shù)的材料。10.按照權(quán)利要求6或7的HFIC組件，還包括作為絕緣體的高介電常數(shù)的材料。11.按照權(quán)利要求1-10的任一權(quán)利要求的HFIC組件，還包括高度為20-3000μm的導(dǎo)體。12.按照權(quán)利要求1-11的任一權(quán)利要求的HFIC組件，還包括作為HF信號(hào)路徑的倒被陷雙模式(inverted trapped dual mode)結(jié)構(gòu)，其中，為了使芯片焊點(diǎn)的寬度與在相反端的寬得多的接觸點(diǎn)的寬度相匹配，被陷共平面波導(dǎo)(CPW)位于芯片端，而倒微帶線位于相反端。13.按照權(quán)利要求1-11的任一權(quán)利要求的HFIC組件，還包括作為HF信號(hào)路徑的倒被陷雙模式結(jié)構(gòu)，其中，為了使芯片焊點(diǎn)的寬度與在相反端的寬得多的接觸點(diǎn)的寬度相匹配，被陷共平面波導(dǎo)(CPW)位于芯片端，而被陷倒微帶線位于相反端。14.按照權(quán)利要求1-11的任一權(quán)利要求的HFIC組件，還...

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：她瑞雅宇和娜，
申請(qǐng)(專利權(quán))人：她瑞雅宇和娜，
類型：發(fā)明
國(guó)別省市：FI[芬蘭]