金屬氧化物半導體晶體管的制造方法技術

本發明專利技術提供一種金屬氧化物半導體電晶體的制造方法，依序包括下列步驟，首先提供一半導體基底。然后，在半導體基底表面形成一復晶硅層。接著，選擇性蝕刻復晶硅層，以形成一柵極電極。利用熱氧化法在柵極電極的頂部與側壁形成二氧化硅層。植入離子于半導體基底，以形成淡摻雜區域。在二氧化硅層側壁形成一氮化間隙壁，植入離子于半導體基底，以形成當作金屬氧化物半電晶體的源極／漏極的濃摻雜區域。（*該技術在2022年保護過期，可自由使用*）

【技術實現步驟摘要】

本專利技術是有關于半導體裝置的制程技術，特別是有關于一種形成金屬氧化物半導體電晶體(metal oxide semiconductor transistor；MOS transistor)的方法。
技術介紹
金屬氧化物半導體電晶體的制造過程，補償間隙壁(Off set spacer)能夠降低柵極(gate)與淺源極/漏極延伸區域(source/drain extension)之間的距離，亦即所謂重疊部。再者，能夠分別調整補償間隙壁，而獨立地調整淺源極/漏極延伸區域與柵極之間的重疊合與垂直接合深度。圖1-圖8所示，為傳統形成金屬氧化物半導體電晶體的制程剖面示意圖。參閱圖1所示，提供具有用來定義主動區域的淺溝槽隔離物(shallowtrench isolation；STI)的半導體基底10。然后在含有氧的熱環境之中，在半導體基底10表面形成柵極氧化層12。接下來，利用低壓化學氣相沉積法(lowpressure chemical vapor deposition；LPCVD)，在柵極氧化層12表面形成摻雜離子的復晶硅層(doped polysilicon layer)14。參閱圖2-圖3所示，在所述復晶硅層14表面的既定位置形成圖未顯示的光阻圖案。然后，利用所述先阻圖案當作蝕刻罩幕，非等向性蝕刻所述復晶硅層14以及柵極氧化層12，而留下復晶硅結構14a與柵極氧化層12a。在此步驟，由于離子轟擊效應，復晶硅結構14a將產生若干機械應力。然后，將所述半導體基底10置于超音波槽之中，去除不想要的雜質粒子與殘留物質。為了消除所述機械應力，必須在高溫的環境下進行回火，此時，復晶硅結構14a的周邊極可能會形成如圖3所示厚度小于50埃的二氧化硅薄膜16。在此步驟，復晶硅結構14a的輪廓會被圓化。參閱圖4所示，利用低壓化學氣相沉積法于高溫下，在所述絕緣層18表面形成例如二氧化硅或是氮化硅的絕緣層18，其厚度大約為150埃。參閱圖5所示，回蝕刻(etching back)所述絕緣層(insulating layer)18以及二氧化硅薄膜16，以形成包含絕緣間隙壁(spacer)18a與二氧化硅間隙壁的補償間隙壁OS。參閱圖6所示，在所述半導體基底10植入例如磷離子或砷離子，以形成淡摻雜區域22、24。參閱圖7所示，在所述半導體基底10與柵極電極14a表面沉積厚度大約為2500埃的氮化硅層26。參閱圖8所示，回蝕刻所述氮化硅層26，以在補償間隙壁OS的側壁形成氮化硅間隙壁26a。接著植入磷離子或砷離子于所述半導體基底10，而形成濃摻雜區域28、30，以當作源極/漏極區域。其主要缺陷在于1、然而，當作復晶硅結構14a的柵極電極持續地縮小，復晶硅結構的臨界尺寸(critical dimension；CD)亦隨著縮小，再者，受限于微影技術的發展，不易控制超小尺寸的線寬。2、再者，此線寬較窄的復晶硅結構影響到對于半導體基底的附著力，很容易在超音波清洗的過程之中，從半導體基底脫落。3、并且，補償間隙壁OS是由熱氧化法形成二氧化硅薄膜16與沉積絕緣層18，以及經由后續的回蝕刻所述二氧化硅薄膜16與絕緣層18而完成。因此，制程復雜度與熱預算等制造成本將會增加。Hung的美國專利編號5,981,325號揭露一種制造互補式金屬氧化物半導體(CMOS)電晶體的制造方法。其利用低壓化學氣相沉積法依序在CMOS的柵極電極的側壁形成第一補償間隙壁與第二補償間隙壁的雙重間隙壁(doublespacer)。另外，Lin等人的美國專利編號6,187,644號揭露一種通過形成補償間隙壁，去除氮氧硅化物的方法。例如在柵極區域表面形成例如二氧化硅的介電層。然后，回蝕刻所述介電層，以形成補償間隙壁。再者，所述介電層具有100埃-600埃的厚度。其主要缺陷在于如上所述，由于沉積造成的高成本問題與脫落問題仍無法完全地獲得解決。因此，有需要提供一種改良的形成金屬氧化物半導體電晶體的方法。
技術實現思路
本專利技術的主要目的是提供一種，克服現有技術的弊端，通過微影技術，達到較容易控制金屬氧化物半導體電晶體的復晶硅結構的目的。本專利技術的另一目的是提供一種，達到降低其制程的復雜度與制造成本的目的。本專利技術的再一目的是提供一種，達到提高當作柵極電極的復晶硅結構與半導體基底之間的粘著力的目的。本專利技術的目的是這樣實現的一種，依序包括下列步驟，首先提供一半導體基底。然后，在所述半導體基底表面形成一復晶硅層。接著，選擇性蝕刻所述復晶硅層以形成一柵極電極。其次，利用熱氧化法在所述柵極電極的頂部與側壁形成二氧化硅層。然后，植入離子于所述半導體基底，以形成淡摻雜區域。接著，在所述二氧化硅層側壁形成一氮化間隙壁，再者，植入離子于所述半導體基底，以形成當作所述金屬氧化物半電晶體的源極/漏極的濃摻雜區域。再者，所述之中，二氧化硅層的厚度介于60埃-250埃之間，最好是介于60埃-120埃之間。再者，所述，更包括回蝕刻所述二氧化硅層，以形成二氧化硅間隙壁的步驟。所述之中，二氧化硅層的形成是在介于700℃-1200℃的溫度下進行，最好是在850℃-900℃的溫度下進行。所述之中，柵極電極是在所述熱氧化法步驟進行同步回火，目的在于消除機械應力造成的晶格缺陷。所述之中，二氧化硅是在含氧環境中形成。所述之中，形成所述二氧化硅層的反應時間大約介于3-4小時之間。下面結合較佳實施例和附圖進一步說明。附圖說明圖1-圖8是傳統技術形成金屬氧化物半導體電晶體制程的剖面示意圖。圖9-圖16是本專利技術形成金屬氧化物半導體電晶體的制程的剖面示意圖。具體實施例方式參閱圖9所示，本專利技術形成金屬氧化物半導體電晶體的制程包括如下步驟提供單晶硅構成的半導體基底100，所述半導體基底100具有淺溝槽隔離物，以定義主動區域(active region)。然后，利用含有氧氣或水氣的高溫環境中，形成厚度大約80埃-200埃的柵極氧化層120于所述半導體基底100的表面。接著，利用低壓化學氣相沉積法，在柵極氧化層120形成厚度大約2500埃的摻雜復晶硅層140，所述反應氣體包括合硅氣體，例如為硅烷(SiH4)或是二氯硅烷(SiH2Cl2)，而反應溫度介于550℃-650℃之間。參閱圖10所示，利用微影技術，在所述復晶硅層140表面的既定位置形成光阻圖案(為了簡化，圖未顯示)。在0.13微米的制程，所述先阻圖案的寬度大約為0.115微米。接下來，利用所述光阻圖案為蝕刻罩慕，非等向性蝕刻所述復晶硅層140以及柵極氧化層120，以留下當作柵極電極的復晶硅結構140a以及柵極氧化層120a。所述復晶硅結構140a的圖案是經由所述光阻圖案轉移而得，因此，復晶硅結構140a具有0.115微米的寬度W1。再者，在此蝕刻步驟之中，由于離子轟擊的作用，復晶硅結構140a將產生若干機槭應力，進而產生晶格缺陷(defects)。然后，利用光阻剝除液，去除所述先阻圖案。參閱圖11所示，將所述半導體基底100置入熱氧化爐，然后導入含氧氣體于所述熱氧化爐，在所述半導體基底100表面以及所述柵極電極140a的頂部與側壁形成二氧化硅層160。通過所述熱氧化步驟，所述復晶硅結構140a被消耗掉少許，因而留下寬度W2大約0.09微米的復晶硅結構140b，而降低金屬氧化物半導體電本文檔來自技高網...

【技術保護點】
一種金屬氧化物半導體電晶體的制造方法，其特征是：它依序包括下列步驟：　　　　（１）提供一半導體基底；　　　　（２）在所述半導體基底表面形成一復晶硅層；　　　　（３）選擇性蝕刻所述復晶硅層，以形成一柵極電極；　　　　（４）利用熱氧化法，在所述柵極電極的頂部與倒壁形成二氧化硅層；　　　　（５）植入離子于所述半導體基底，以形成淡摻雜區域；　　　　（６）在所述二氧化硅層側壁形成一氮化間隙壁；　　　　（７）植入離子于所述半導體基底，以形成當作所述金屬氧化物半電晶體的源極／漏極的濃摻雜區域。

【技術特征摘要】
1.一種金屬氧化物半導體電晶體的制造方法，其特征是它依序包括下列步驟(1)提供一半導體基底；(2)在所述半導體基底表面形成一復晶硅層；(3)選擇性蝕刻所述復晶硅層，以形成一柵極電極；(4)利用熱氧化法，在所述柵極電極的頂部與倒壁形成二氧化硅層；(5)植入離子于所述半導體基底，以形成淡摻雜區域；(6)在所述二氧化硅層側壁形成一氮化間隙壁；(7)植入離子于所述半導體基底，以形成當作所述金屬氧化物半電晶體的源極/漏極的濃摻雜區域。2.根據權利要求1所述的金屬氧化物半導體電晶體的制造方法，其特征是所述二氧化硅層的厚度介于60埃-250埃之間。3.根據權利要求2所述的金屬氧化物半導體電晶體的制造方法，其特征是所述二氧化硅層的厚度介于60埃-120埃之間。4.根據權利要求1所述的金屬氧化物半導體電晶體的制造方法，其特征是更包括回蝕刻所述二氧化硅層，以形成二氧化硅間隙壁的步驟。5.根據權利要求1所述的金屬氧化物半導體電晶體的制造方法，其特征是所述二氧化硅層的形成是在700-1200℃的溫度下進行。6.根據權利要求5所述的金屬氧化物半導體電晶...

【專利技術屬性】
技術研發人員：顧子琨，黃文助，
申請(專利權)人：聯華電子股份有限公司，
類型：發明
國別省市：71[中國|臺灣]