形成具有高溝道密度的半導(dǎo)體器件的方法技術(shù)

制造半導(dǎo)體器件的方法，其特征在于包括下列步驟： 在襯底上形成第一介電層； 腐蝕穿透第一介電層以形成溝槽，在溝槽側(cè)壁上具有溝道區(qū)；以及 側(cè)向去除相鄰于溝道上方的溝槽側(cè)壁的第一介電層的一部分，以確定半導(dǎo)體器件基極接觸或源區(qū)。（*該技術(shù)在2023年保護(hù)過期，可自由使用*）

【技術(shù)實(shí)現(xiàn)步驟摘要】
【國(guó)外來華專利技術(shù)】
本專利技術(shù)一般涉及半導(dǎo)體器件，尤其涉及給出低成本、高溝道密度的溝槽柵晶體管。
技術(shù)介紹
溝槽功率金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)器件有許多應(yīng)用，包括電源、電池充電器、計(jì)算機(jī)以及移動(dòng)電話。溝槽功率MOSFET的一個(gè)重要特征在于其導(dǎo)通電阻(RDS(ON))。對(duì)于給定的器件面積，希望使功率MOSFET的RDS(ON)最小化。溝槽功率MOSFET通常用大量原胞制成。每個(gè)單獨(dú)的原胞是一個(gè)小的溝槽柵晶體管。通過并聯(lián)這些原胞，有可能獲得器件的高電流承載能力，和低RDS(ON)。典型的溝槽功率MOSFET通常具有1000至1000000個(gè)原胞。每個(gè)原胞包含一個(gè)處于溝槽中的柵結(jié)構(gòu)、處于相鄰溝槽之間給出溝道的擴(kuò)散基區(qū)、與每個(gè)溝槽和頂表面姓藺的擴(kuò)散源區(qū)，以及在頂表面上的基極接觸區(qū)。原胞中的基極接觸區(qū)是必須的，以避免基極條件漂移，后者會(huì)反過來影響器件的擊穿電壓和雪崩能量。獲得器件低RDS(ON)的一條途徑是增大溝道密度，即器件每單位面積的有效溝道寬度。通常通過減小每個(gè)原胞的尺寸來增大原胞密度。然而，隨著原胞尺寸的縮小，源區(qū)的寬度變小，而且要使用低成本光刻設(shè)備來制造更為困難。這樣，為了減小原胞尺寸，需要更昂貴和復(fù)雜的光刻設(shè)備和工藝來保持對(duì)原胞尺寸的控制以避免引入缺陷，缺陷反過來會(huì)影響晶體管性能。為了獲得小的原胞尺寸，以前對(duì)更昂貴的光刻設(shè)備和復(fù)雜的工藝的需求導(dǎo)致了制造功率MOSFET器件整個(gè)成本的增加。因此，需要具有小的原胞尺寸的功率溝槽MOSFET半導(dǎo)體器件以及以低成本制造該器件的方法。
技術(shù)實(shí)現(xiàn)思路
總之，本專利技術(shù)給出制造半導(dǎo)體器件10的方法，如下在襯底上形成第一介電層140；腐蝕穿透第一介電層以在半導(dǎo)體襯底中形成溝槽150，在溝槽側(cè)壁上具有溝道區(qū)135；側(cè)向去除相鄰于溝道上方的溝槽側(cè)壁160的部分第一介電層，以確定半導(dǎo)體器件的源區(qū)280。附圖說明圖1為半導(dǎo)體器件在第一制造階段之后的剖面圖；圖2為半導(dǎo)體器件在第二制造階段之后的剖面圖；圖3為半導(dǎo)體器件在第三制造階段之后的剖面圖；圖4為半導(dǎo)體器件在第四制造階段之后的剖面圖；以及圖5為半導(dǎo)體器件一個(gè)替代實(shí)施方案的剖面圖。具體實(shí)施例方式在附圖中，具有相同參考號(hào)的要素具有類似的功能。圖1為半導(dǎo)體器件在第一制造階段之后的剖面圖，該半導(dǎo)體器件為晶體管10，具有半導(dǎo)體襯底100。半導(dǎo)體襯底100包括n+摻雜的層110，厚度大約為六百二十五微米。在某一實(shí)施方案中，層110重?fù)诫s以具有n+型電導(dǎo)，電阻率為大約0.001-0.02歐姆-分米，用作半導(dǎo)體器件10的導(dǎo)電電極。在某一實(shí)施方案中，層110包含單晶硅。在層110上生長(zhǎng)外延層，其厚度在層110上為大約二至二十微米之間，以形成漏區(qū)120。在某一實(shí)施方案中，外延層120包含摻雜為n-型電導(dǎo)的單晶硅，電阻率在大約0.1至大約10.0歐姆-分米之間。然后將襯底100進(jìn)行離子注入以形成導(dǎo)電類型相反的基區(qū)，標(biāo)為層130。在某一實(shí)施方案中，層130厚度為大約一至三微米，摻雜為p-型電導(dǎo)，表面處大約為1.0×1017cm-3至大約5×1017cm-3之間。在層130上形成介電層140，厚度在大約兩千至大約五千埃之間，以形成厚掩模。在某一實(shí)施方案中，介電層140由熱生長(zhǎng)的二氧化硅形成。在介電層140上形成介電層170。在某一實(shí)施方案中，介電層170由低壓化學(xué)氣相沉積(LPCVD)的氮化硅形成，厚度為大約一千至兩千埃。用光刻膠構(gòu)圖襯底100的表面13以進(jìn)行一系列標(biāo)準(zhǔn)步驟，去除介電層170和介電層140的暴露部分。然后進(jìn)行標(biāo)準(zhǔn)的各向異性硅腐蝕以去除層30的暴露部分和一部分漏區(qū)或?qū)?20，以同時(shí)形成用于形成晶體管和其它有源器件的溝槽150。然后在溝槽150的表面上生長(zhǎng)厚度大約為五百至兩千埃的犧牲氧化層(未示出)，以去除被各向異性腐蝕破壞的表面。圖2示出晶體管10在第二制造階段之后的剖面圖。使用標(biāo)準(zhǔn)的濕法化學(xué)腐蝕或各向同性等離子體腐蝕來選擇去除犧牲氧化層(未示出)和部分介電層140，留下在介電層170下的介電140的掩模部分141，如圖所示。標(biāo)準(zhǔn)的濕法化學(xué)腐蝕或各向同性等離子體腐蝕在支配性側(cè)向或水平方向211上從介電層140上去除材料，從每個(gè)側(cè)壁160上去除的總量基本相等。因此，介電層140被下切了基本相等的距離220和221，該距離由標(biāo)準(zhǔn)濕法化學(xué)腐蝕或各向同性等離子體腐蝕步驟的持續(xù)時(shí)間來決定。這樣，通過改變濕法化學(xué)腐蝕或各向同性等離子體腐蝕的時(shí)間，經(jīng)側(cè)向腐蝕介電層140以在基區(qū)130表面產(chǎn)生受控的側(cè)向尺寸230，形成了掩模部分141，如圖所示。所以，利用上述工藝和光刻工藝，獲得了掩模部分141的小的、恰當(dāng)控制的特征尺寸，光刻工藝只需解決相鄰溝槽150之間的間距，即，尺寸220、230和221之和。這樣的光刻工藝只需更為便宜的設(shè)備和更簡(jiǎn)單的工藝，卻能以低制造成本形成精確定位的掩模部分141。這樣使用上述簡(jiǎn)單的定時(shí)腐蝕來確定尺寸230、220和221。另外，由于尺寸220和尺寸221基本類似，掩模部分141在相鄰溝槽150之間自對(duì)準(zhǔn)。在上述腐蝕過程中，“下切”或“支配性水平方向”指的是，通過選擇合適的腐蝕化學(xué)，濕法化學(xué)腐蝕或各項(xiàng)同性等離子體腐蝕對(duì)介電層140的材料——在某一實(shí)施方案中，即二氧化硅——將能具有很高的選擇性。因此，即使能從層130或介電層170上去除材料，也只是去掉一點(diǎn)點(diǎn)。在層170由氮化硅形成、層140由二氧化硅形成，而層130為基區(qū)的實(shí)施方案中，使用10∶1的氫氟酸(HF)溶液和氟化氨(NH4F)來進(jìn)行定時(shí)濕法化學(xué)腐蝕。在替代實(shí)施方案中，用定時(shí)各向同性等離子體腐蝕來代替上面的濕法腐蝕以選擇腐蝕上表面或平面195或下表面或平面190，以去除部分層140，其中腐蝕主要發(fā)生在垂直于溝槽150側(cè)壁160的方向211上。圖3示出晶體管10在第三制造階段之后的剖面圖。利用定時(shí)腐蝕去除了介電材料170。在某一實(shí)施方案中，利用濕法化學(xué)腐蝕進(jìn)行定時(shí)腐蝕處理，濕法化學(xué)腐蝕的特征在于熱的磷酸溶液。然后在襯底100上生長(zhǎng)介電材料240。在某一實(shí)施方案中，介電材料240包括在氧氣環(huán)境中熱生長(zhǎng)的二氧化硅，在大約八百至一千攝氏度的溫度下生長(zhǎng)大約三十至六十分鐘。介電材料240的介電常數(shù)通常為大約3.9，厚度為大約一百至一千埃，用作晶體管100的柵氧化物。然后在襯底100上沉積導(dǎo)電材料250，覆蓋襯底并填充溝槽150。在某一實(shí)施方案中，導(dǎo)電材料250包括利用化學(xué)氣相沉積來沉積的多晶硅。然后，使用標(biāo)準(zhǔn)的平面化技術(shù)去除溝槽150上的導(dǎo)電材料250。在某一實(shí)施方案中，利用反應(yīng)離子刻蝕來進(jìn)行平面化。在替代實(shí)施方案中，利用化學(xué)機(jī)械拋光(CMP)來進(jìn)行平面化。然后，利用掩模部分141作為注入掩模對(duì)襯底進(jìn)行離子注入，在基區(qū)130中注入n+型摻雜劑260，以形成源區(qū)280。這樣，注入掩模或掩模部分141防止摻雜劑進(jìn)入阻擋注入或基極接觸區(qū)270。由于精確控制了掩模部分141的尺寸230且掩模部分141是自對(duì)準(zhǔn)的，因此源區(qū)280或基極接觸區(qū)270可做得很小，而無須為未對(duì)準(zhǔn)區(qū)域留下附加空間。另外，由于無需額外的光刻步驟來確定掩模部分141，因而可進(jìn)一步降低制造成本。此外，由于掩模部分141的厚度142在形成過程中可以改變，可以容易地對(duì)該部分的掩模特性進(jìn)行可控改變，以使其有注入阻擋作用，其本文檔來自技高網(wǎng)...

【技術(shù)保護(hù)點(diǎn)】

【技術(shù)特征摘要】
【國(guó)外來華專利技術(shù)】1.制造半導(dǎo)體器件的方法，其特征在于包括下列步驟在襯底上形成第一介電層；腐蝕穿透第一介電層以形成溝槽，在溝槽側(cè)壁上具有溝道區(qū)；以及側(cè)向去除相鄰于溝道上方的溝槽側(cè)壁的第一介電層的一部分，以確定半導(dǎo)體器件基極接觸或源區(qū)。2.根據(jù)權(quán)利要求1的方法，其特征進(jìn)一步在于下列步驟在第一介電層上形成第二介電層；以及腐蝕穿透第二介電層以形成溝槽。3.根據(jù)權(quán)利要求2的方法，進(jìn)一步包括下列步驟側(cè)向去除相鄰于溝道上方的溝槽側(cè)壁的第一介電層的一部分的步驟之后，去除第二介電層，以留下第一介電層的掩模部分；以及利用掩模部分在源形成過程中阻擋摻雜劑，以形成晶體管的源區(qū)。4.根據(jù)權(quán)利要求1的方法，其中腐蝕穿透第一介電層的步驟包括以下步驟腐蝕穿透第一導(dǎo)電類型的半導(dǎo)體襯底的基區(qū)。5.根據(jù)權(quán)利要求4的方法，其中腐蝕穿透基區(qū)的步驟包括以下步驟腐蝕進(jìn)具有第二導(dǎo)電類型的晶體管的漏區(qū)。6.根據(jù)權(quán)利要求1的方法，其中側(cè)向去除第一介電層的一部分包括進(jìn)行濕法化學(xué)腐蝕或各向異性等離子體腐蝕，以在第一介電層橫向相對(duì)側(cè)去除大致相等的量。7.根據(jù)權(quán)利要求1的方法，其中形成第一介電層的步驟包括熱生長(zhǎng)二氧化硅。8.根據(jù)權(quán)利要求2的方法，其中形成第二介電層的步驟包括沉積氮化硅。9.制造晶體管的方法，其特征在于腐蝕穿透第一介電層以在半導(dǎo)體襯底中形成溝槽，其中沿溝槽的側(cè)壁形成晶體管的溝道區(qū)；以及在垂直于側(cè)壁的方向上腐蝕第一介電層，留下掩模部分以確定晶體管的源區(qū)或基極接觸。10.根據(jù)權(quán)利要求9的方法，其中腐蝕穿透介電...

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：普拉塞德·文卡特拉曼，
申請(qǐng)(專利權(quán))人：半導(dǎo)體元件工業(yè)有限責(zé)任公司，
類型：發(fā)明
國(guó)別省市：