具有超淺超陡反向表面溝道的半導體器件的制備方法技術

本發明專利技術提供一種具有超淺超陡反向表面溝道的半導體器件的制造方法，該方法能夠克服當使用具有難以得到足夠大的離子束電流和延長工藝時間這些缺點的超低能量離子注入技術時可用能量的限制，并且能夠提高生產率。本發明專利技術包括一種具有超淺超陡反向（后面稱為ＳＳＲ）表面溝道的半導體器件的制造方法，該方法包括下述步驟：通過注入癸硼烷在半導體襯底的表面下形成溝道摻雜層；在溝道摻雜層上形成表面層；在表面層上相繼形成柵介電層和柵極；通過排列在柵極邊緣上而形成比溝道摻雜層淺的源／漏延伸區；在柵極的側面上形成襯墊；和通過利用在襯底上進行離子注入排列在襯墊邊緣上而形成比溝道摻雜層深的源／漏區。（*該技術在2023年保護過期，可自由使用*）

【技術實現步驟摘要】

本專利技術涉及一種半導體器件的制造方法；更具體地說，本專利技術涉及具有柵信號寬度(gate length)小于100nm的超淺超陡反向表面溝道(super-steep-retrograde epi-channel)的半導體器件的制造方法。
技術介紹
一般來說，在晶體管如金屬氧化物半導體場效應晶體管(MOSFET)或金屬絕緣半導體場效應晶體管(MISFET)中，配置在柵極和柵氧化層下面的半導電襯底的表面區域的作用是通過電場輸送電流，該電場供應到處于給柵極(gate electrode)供應電壓狀態的源極(source)和/或漏極(drain)。因此，該表面區域被稱為溝道(channel)。上述晶體管的性能還取決于溝道的摻雜劑濃度，精確地摻雜溝道非常重要，因為摻雜劑濃度決定了多種性能如晶體管的閾電壓(VT)、漏極電流(Id)等。在與精確摻雜溝道相關的技術中，一般使用包括阱離子注入(well ionimplantation)和溝道離子注入(別名是閾電壓調節離子注入)的離子注入技術。離子注入技術能夠在各種不同結構中形成溝道，可能的溝道結構的例子有在其深度中保持均一溝道摻雜濃度的平坦溝道結構、在一定深度中形成溝道的埋置溝道結構(buried channel structure)和溝道摻雜濃度隨深度而增加的反向溝道結構(retrograde channel structure)。在上述溝道中，反向溝道是用重金屬離子如銦(In)、砷(As)和銻(Sb)等通過重金屬離子注入技術形成的，一般用于柵信號寬度小于0.2μm的高功能微處理器。反向溝道還可以應用于具有高激勵電流性能的高功能器件，因為反向溝道具有隨表面摻雜濃度的降低而增加表面遷移率的作用。當柵信號寬度減小時，要求溝道深度變得更淺。因此，離子注入技術的應用局限于深度小于50nm的溝道。為了改善這一局限性，有人提出在溝道摻雜層(channel doping layer)上形成表面溝道的表面溝道結構。圖1A是示出現有技術中半導體器件的表面溝道結構的圖。如圖1A所示，在襯底11上形成柵氧化層12和柵極13，包括表面層14和溝道摻雜層15的表面溝道形成在襯底11上，襯底11配置在柵氧化層12下面。在表面溝道的兩個側面還形成高度集中(high concentrated)的源/漏延伸區(source/drain extension)(后面稱為SDE)16和源/漏區(source/drain area)17。但是，上述現有技術不可能用帶有表面溝道結構的半導體器件得到改進的開/關電流，因為難以控制溝道摻雜層15中摻雜劑的損失和擴散。參照圖1B，有人提出另一種解決現有技術的上述問題的方法，就是建立階梯狀(step-like)δ摻雜的表面溝道。圖1B是示出δ摻雜的表面溝道的摻雜曲線隨瞬態增強型擴散(transientenhanced diffusion)(后面稱為TED)或熱平衡(thermal budget)的變化圖。另外還觀察到δ摻雜曲線在拓寬，因為配置在柵氧化層12下面的表面溝道的階梯狀δ摻雜曲線由于TED或過度熱平衡而不能保持優選的δ摻雜曲線。在本申請中，拓寬的δ摻雜曲線和優選的δ摻雜曲線在圖1B中表示為P2和P1，柵氧化層12簡寫為Gox。因此，盡管形成了具有摻雜和未摻雜表面層的δ摻雜的表面溝道，但仍然局限于建立深度小于30nm的δ摻雜的表面溝道，因為摻雜劑會由于TED或過度熱平衡而擴散。δ摻雜的摻雜劑過度擴散后的摻雜劑曲線在圖1B中表示為D。作為解決這一局限性的方法，有人建議如圖2A所示在形成δ摻雜的溝道摻雜層24后立即進行激光熱退火(后面稱為LTA)工藝，以此限制δ摻雜的表面溝道的擴散。通過超低能量的離子注入技術得到需要的濃度。圖2A和2B是示出上述方法的橫截面圖。參看圖2A和2B，這兩個圖描述了用超低能量的離子注入和LTA技術制造具有表面溝道的半導體器件的現有技術的方法。參看圖2A，將P型摻雜劑(P-type dopants)通過離子注入到淺溝槽隔離(shallow trench isolation)(STI)結構中形成有場氧化物層(field oxide layer)22的襯底21上，以形成深P型阱23。然后向其中注入約1keV的超低能量的硼離子，形成δ摻雜的溝道摻雜層24。然后不用進行預無定形化(pre-amorphization)工藝而直接進行單位能級(unit energy level)為約0.36J/cm2至約0.44J/cm2的LTA，使襯底21的表面無定形化。圖2B示出直接應用LTA的結果，其中，硼離子進行再分配，形成抑制TED的最終的δ摻雜層24A。參看圖2B，表面層25通過選擇性外延生長(selective epitaxial growth)(后面稱為SEG)形成在溝道摻雜層24A上，形成超陡反向(后面稱為SSR)表面溝道結構。上述表面層25的厚度是約50至約300，形成溫度是約600℃至約800℃。同時，通過快速熱退火(rapid thermal annealing)(后面稱為RTA)和LTA還可能抑制δ摻雜的溝道摻雜層24的TED。圖3A是示出在用1keV硼離子(B+)摻雜的樣品上通過選擇性外延生長法形成的SSR表面溝道的摻雜曲線的座標圖，而圖3B是示出在用5keV硼離子(B+)摻雜的樣品上通過選擇性外延生長法形成的SSR表面溝道的摻雜曲線的座標圖。參看圖3A和3B，對于通過超低能量離子注入法得到的SSR表面溝道的摻雜曲線來說，當降低離子注入能量時，δ摻雜的分布范圍變窄，這種窄分布的δ摻雜能大幅降低半導體器件的結電容(junction capacitance)。還可能減少結點(junction)的漏電流，從而最終以低電耗和高效率制造半導體器件。因此，這種超低能量離子注入技術是制造具有上述功能的半導體的基本技術。但是，超低能量離子注入技術難以提取超低能量的離子束，這種困難導致可用能量的限制和建立SSR表面溝道的摻雜曲線的低生產率。
技術實現思路
因此，本專利技術的目的是提供一種具有表面溝道結構的半導體器件的制造方法，該方法能夠克服當使用具有延長工藝時間這一缺點的超低能量離子注入技術時可用能量和生產率低下的限制。本專利技術的一個方面是提供一種具有超淺超陡反向(后面稱為SSR)表面溝道結構的半導體器件的制造方法，該方法包括下述步驟通過注入癸硼烷在半導體襯底的表面下形成溝道摻雜層；在溝道摻雜層上形成表面層(epi-layer)；在表面層上相繼形成柵介電層(gate dielectric layer)和柵極；通過排列在柵極邊緣上而形成比溝道摻雜層淺的源/漏延伸區；在柵極的側面上形成襯墊(spacers)；通過在襯底上進行離子注入(ion implantation)排列在襯墊邊緣上而形成比溝道摻雜層深的源/漏區。本專利技術的另一方面是提供一種具有超淺超陡反向(后面稱為SSR)表面溝道的半導體器件的制造方法，該方法包括下述步驟在半導體襯底中形成阱；通過注入癸硼烷離子在阱上的表面下形成第一個止穿(punch stop)摻雜層；在低于襯底熔點的溫度下進行第一次退火工藝；在止穿摻雜層上形成表面層；在表面層上相繼形成柵介電層和柵極；形成第一個排列在柵極的兩個邊緣上的源/本文檔來自技高網...

【技術保護點】
一種具有超淺超陡反向（后面稱為ＳＳＲ）表面溝道的半導體器件的制造方法，該方法包括下述步驟：通過注入癸硼烷在半導體襯底的表面下形成溝道摻雜層；在溝道摻雜層上形成表面層；在表面層上相繼形成柵介電層和柵極；通過排列在柵極邊緣而形成 比溝道摻雜層淺的源／漏延伸區；在柵極的側面形成襯墊；和通過在襯底上進行離子注入排列在襯墊邊緣上而形成比摻雜層深的源／漏區。

【技術特征摘要】
KR 2002-5-18 27616/021.一種具有超淺超陡反向(后面稱為SSR)表面溝道的半導體器件的制造方法，該方法包括下述步驟通過注入癸硼烷在半導體襯底的表面下形成溝道摻雜層；在溝道摻雜層上形成表面層；在表面層上相繼形成柵介電層和柵極；通過排列在柵極邊緣而形成比溝道摻雜層淺的源/漏延伸區；在柵極的側面形成襯墊；和通過在襯底上進行離子注入排列在襯墊邊緣上而形成比摻雜層深的源/漏區。2.根據權利要求1所述的方法，其中，在形成溝道摻雜層后的步驟是在低于襯底熔點的溫度下進行退火工藝；和在氫氣氣氛中進行表面處理工藝以去除溝道摻雜層上的天然氧化物層。3.根據權利要求2所述的方法，其中，退火工藝是用快速熱退火工藝或峰值快速熱退火工藝進行的。4.根據權利要求1所述的方法，其還包括在源/漏區上選擇性地形成升高的源/漏區的步驟。5.根據權利要求1所述的方法，在形成源/漏區的步驟后還包括在同時抑制溝道摻雜層的擴散和源/漏區的結點深度的加深的溫度下進行活化退火工藝的步驟。6.根據權利要求5所述的方法，其中，活化退火工藝選自在約600℃至約1000℃的溫度下進行的快速熱退火工藝、在約300℃至約750℃的溫度下進行的爐內退火工藝或在約600℃至約1100℃的溫度下進行的峰值快速熱退火工藝。7.根據權利要求1所述的方法，其中，溝道摻雜層的厚度是約10nm至約50nm。8.根據權利要求1所述的方法，其中，形成的表面層厚度是約5nm至約30nm。9.一種具有超淺超陡反向(后面稱為SSR)表面溝道的半導體器件的制造方法，該方法包括下述步驟在半導體襯底中形成阱；通過注入癸硼烷離子在阱上的表面下形成第一個止穿摻雜層；在低于襯底熔點的溫度下進行第一次退火工藝；在止穿摻雜層上形成表面層；在表面層上相繼形成柵介電層和柵極；形成第一個排列在柵極的兩邊上的源/漏區；通過在阱中注入相同的摻雜劑而在第一個源/漏...

【專利技術屬性】
技術研發人員：孫容宣，朱晟栽，
申請(專利權)人：海力士半導體有限公司，
類型：發明
國別省市：KR[韓國]