半導體器件及其制造方法和噴液設備技術(shù)

半導體器件中，在公共襯底上形成允許電流流到負載的開關(guān)元件及其驅(qū)動電路。用ＤＭＯＳ晶體管形成開關(guān)元件，開關(guān)元件驅(qū)動電路包括與ＤＭＯＳ晶體管特性不同的ＭＯＳ晶體管。（*該技術(shù)在2022年保護過期，可自由使用*）

【技術(shù)實現(xiàn)步驟摘要】
【國外來華專利技術(shù)】
本專利技術(shù)涉及包括晶體管的半導體器件，這些晶體管叫做絕緣柵晶體管，MIS(金屬絕緣體半導體)場效應晶體管或MOS晶體管，特別涉及適合于安裝在噴墨打印機上的或安裝在用于制造DNA芯片或有機TFT的噴液設備上的半導體器件，所述的噴墨打印機用作諸如復印機，傳真機，文字處理機成計算機的輸出終端，本專利技術(shù)還涉及半導體器件的制造方法和噴液設備。
技術(shù)介紹
現(xiàn)有描述噴液設備中用的半導體器件的實例。用作各種輸出終端的記錄設備中，電-熱轉(zhuǎn)換器，開關(guān)電熱轉(zhuǎn)換器元件(以下叫做開關(guān)元件)的元件，和開關(guān)元件的驅(qū)動電路安裝在公共襯底上，作為記錄頭。圖19是按常規(guī)結(jié)構(gòu)的記錄頭的示意性局部剖視圖；參考數(shù)字901指示單晶硅制成的半導體襯底。912是P型阱區(qū)，908指有高雜質(zhì)濃度的N型漏區(qū)，916指有低雜質(zhì)濃度的N型場弛豫漏區(qū)，907指有高雜質(zhì)濃度的N型源區(qū)；914指柵電極。這些元件形成使用MIS場效應晶體管的開關(guān)元件930。917指再生層和起絕緣層作用的氧化硅層，918指有耐熱層功能的氮化鉭膜，919指有布線作用的鋁合金膜，920指起保護層作用的氮化硅膜。這些元件形成記錄頭的襯底940。本例中，950指加熱部分，墨從960噴出。而且，頂蓋970和襯底940一起界定液體通道980。此外，如上所述，對記錄頭和開關(guān)元件已經(jīng)常常進行改進。近年來，對這些產(chǎn)品還要求提高驅(qū)動速度，節(jié)約能源，提高集成度，降低成本，增強性能。在半導體襯底901中構(gòu)成用作圖19所示開關(guān)元件的多個MIS場效應晶體管930。這些MIS場效應晶體管930單獨運行，或同時運行，以驅(qū)動連接的電熱轉(zhuǎn)換器。但是，當常規(guī)的MIS場效應晶體管930在用來驅(qū)動如電熱轉(zhuǎn)換器等的負載所需的大電流流動的條件下運行時，漏和阱之間的PN反向偏置結(jié)部分由于不能承受高電場而產(chǎn)生漏電流，因此，它不能滿足作為開關(guān)元件所需的擊穿電壓。此外，用作開關(guān)元件的MIS場效應晶體管的導通電阻大時，就會出現(xiàn)以下需要解決的問題，即，不能得到驅(qū)動電熱轉(zhuǎn)換器所需的電流，造成電流消耗浪費。
技術(shù)實現(xiàn)思路
考慮到上述情況提出本專利技術(shù)，因此，本專利技術(shù)的目的是，提供包括絕緣柵晶體管的高性能半導體器件，它允許流過大電流，能在高擊穿電壓高速驅(qū)動，節(jié)約能源，有高集成度。本專利技術(shù)的另一目的是，提供噴液設備，它允許流過大電流，能在高擊穿電壓高速驅(qū)動，節(jié)約能源和有高集成度。本專利技術(shù)的又一目的是，提供高性能半導體器件的制造方法，它能有更高的集成度，能降低成本。按本專利技術(shù)的一個方案，提供的半導體器件中，轉(zhuǎn)換器件允許電流在負載中流過，在公共襯底上形成開關(guān)元件驅(qū)動電路，其特征是開關(guān)元件是第1絕緣柵晶體管，它包括設置在第1導電類型的半導體襯底的一個主表面上的第2導電類型的第1半導體區(qū)；設在第1半導體區(qū)中的第1導電類型的第2半導體區(qū)；設在表面上的第1柵電極，第2半導體區(qū)與第1半導體區(qū)之間的PN結(jié)經(jīng)絕緣膜終止在該表面上；設在第2半導體區(qū)中的第1柵電極的一個端部邊上的第2導電類型的第1源區(qū)；和設在第1半導體區(qū)中的第2導電類型的第1漏區(qū)；和開關(guān)元件驅(qū)動電路包括其性能與第1絕緣柵晶體管的性能不同的第2絕緣柵晶體管。這里，第2絕緣柵晶體管最好構(gòu)成電平移位電路，它產(chǎn)生供給第1柵電極的驅(qū)動電壓。第2絕緣柵晶體管的漏區(qū)最好包含低雜質(zhì)濃度區(qū)。第2絕緣柵晶體管最好構(gòu)成產(chǎn)生供給第1柵的驅(qū)動電壓的電平移位電路，和第2絕緣柵晶體管的漏區(qū)中最好設有低雜質(zhì)濃度區(qū)。第2絕緣柵晶體管最好包括源跟隨晶體管，它構(gòu)成電平移位電路，電平移位電路產(chǎn)生經(jīng)CMOS電路供給第1柵的驅(qū)動電壓。第2絕緣晶體管的阱電位最好與源電位和漏電位不同。第2絕緣柵晶體管的漏區(qū)最好有形成得比第1半導體區(qū)淺的低雜質(zhì)濃度區(qū)。第2絕緣柵晶體管的漏區(qū)最好有與第1半導體區(qū)深度相同的低雜質(zhì)濃度區(qū)。第2半導體區(qū)最好形成得比第1半導體區(qū)深。最好按矩陣設置多個第1絕緣柵晶體管，在其間不設元件隔離區(qū)。第2絕緣柵晶體管最好是構(gòu)成低壓CMOS電路的第1導電類型的MOS晶體管。開關(guān)元件驅(qū)動電路最好包括有第2絕緣柵晶體管的低壓CMOS電路，和用低壓CMOS電路控制的高壓CMOS電路，構(gòu)成高壓CMOS電路的第1導電類型的MOS晶體管是在形成第1絕緣柵晶體管的相同工藝中制成的DMOS晶體管。按本專利技術(shù)的半導體器件最好還包括電平移位電路，它產(chǎn)生經(jīng)高壓CMOS電路供給第1柵電極的驅(qū)動電壓。第2絕緣柵晶體管最好包含在第2導電類型的阱中形成的第1導電類型的源區(qū)和漏區(qū)。起負載作用的電-熱轉(zhuǎn)換器最好連接到開關(guān)元件的漏，最好是集成的。上述特性最好是指選自閾值，擊穿電壓和襯底電流中的至少一個。按本專利技術(shù)的另一方案，提供一種半導體器件，其中，開關(guān)元件允許電流流至負載，在公共襯底上形成開關(guān)元件和開關(guān)元件驅(qū)動電路，其特征是開關(guān)元件用DMOS晶體管構(gòu)成；和開關(guān)元件驅(qū)動電路包括其特性與DMOS晶體管的特性不同的MOS晶體管。這里，MOS晶體管與DMOS晶體管的導電類型最好相同。MOS晶體管的漏區(qū)最好有低雜質(zhì)濃度區(qū)。MOS晶體管最好構(gòu)成產(chǎn)生供給DMOS晶體管的柵電極的驅(qū)動電壓的電平移位電路，和低雜質(zhì)濃度區(qū)最好設在漏區(qū)中。MOS晶體管最好是源跟隨晶體管，它構(gòu)成電平移位電路，電平移位電路產(chǎn)生的驅(qū)動電壓經(jīng)CMOS電路供給DMOS晶體管的柵電極。MOS晶體管的阱電位最好與源電位和漏電位不同。MOS晶體管的漏區(qū)最好有形成得比要成為DMOS晶體管的溝道的基區(qū)淺的低雜質(zhì)濃度區(qū)。MOS晶體管的漏區(qū)最好有與要成為DMOS晶體管的溝道的基區(qū)有相同深度的低雜質(zhì)濃度區(qū)。要成為DMOS晶體管的溝道的基區(qū)最好形成得比輕摻雜的漏區(qū)深。最好按矩降設置多個DMOS晶體管而在其間不設元件隔離區(qū)。MOS晶體管最好是構(gòu)成低壓CMOS電路的第1導電類型的MOS晶體管。開關(guān)元件驅(qū)動電路最好包括有MOS晶體管的低壓CMOS電路，和用低壓CMOS電路控制的高壓CMOS電路，構(gòu)成高壓CMOS電路的第1導電類型的MOS晶體管是在形成DMOS晶體管的相同工藝中制成的DMOS晶體管。本專利技術(shù)的半導體器件最好還包括電平移位電路，它產(chǎn)生的驅(qū)動電壓經(jīng)高壓CMOS電路供給有開關(guān)元件功能的DMOS晶體管的柵電極。DMOS晶體管最好包括在第2導電類型的阱中形成的第1導電類型的源區(qū)和漏區(qū)。有負載功能的電熱轉(zhuǎn)換器最好連接到DMOS晶體管的漏，以便集成。DMOS晶體管最好包括設在第1導電類型的半導體襯底的一個主表面處的第2導電類型的第1半導體區(qū)；設在第1半導體區(qū)中的第1導電類型的第2半導體區(qū)；經(jīng)絕緣膜設在第2半導體區(qū)與第1半導體區(qū)之間的PN結(jié)終止的表面上的第1柵電極；設在第2半導體區(qū)中的第1柵電極的一個端部邊上的第2導電類型的第1源區(qū)；和設在第1半導體區(qū)中的第2導電類型的第1漏區(qū)。第2絕緣柵晶體管或MOS晶體管與第1絕緣柵晶體管或DMOS晶體管的導通電阻最好相同，或前者的導通電阻更大，前者的工作擊穿電壓是第1絕緣柵晶體管或DMOS晶體管的工作擊穿電壓的2/3或2/3以下。第2絕緣柵晶體管或MOS晶體管與第1絕緣柵晶體管或DMOS晶體管最好有相同的導通電阻，或者，前者的電阻更大，前者的工作范圍內(nèi)的最大襯底電流是后者的10倍或10倍以上。按本專利技術(shù)的另一方案，提供一種噴液設備，它用電熱轉(zhuǎn)換器產(chǎn)生的熱噴液，其特征是，包括上述的半導體器件；與要成為負載的電熱轉(zhuǎn)換器對應設置的本文檔來自技高網(wǎng)...

【技術(shù)保護點】
半導體器件，其中，在公共襯底上形成允許電流流到負載的開關(guān)元件和開關(guān)元件驅(qū)動電路， 其中，所述開關(guān)元件是第１絕緣柵晶體管，它包括： 位于第１導電類型的半導體襯底的一個主表面的第２導電類型的第１半導體區(qū)； 位于第１半導體區(qū)內(nèi)的第１導電類型的第２半導體區(qū)； 介以絕緣膜，位于第２半導體區(qū)與第１半導體區(qū)之間的ＰＮ結(jié)終止的表面上的第１柵電極； 第２導電類型的第１源區(qū)，它位于所述第２半導體區(qū)中的所述第１柵電極的一個端部邊上；和 第２導電類型的第１漏區(qū)，它位于所述第１半導體區(qū)內(nèi)；和 其中，所述開關(guān)元件驅(qū)動電路包括特性與所述第１絕緣柵晶體管不同的第２絕緣柵晶體管。

【技術(shù)特征摘要】
【國外來華專利技術(shù)】JP 2001-2-16 040430/2001;JP 2001-2-16 040431/20011.半導體器件，其中，在公共襯底上形成允許電流流到負載的開關(guān)元件和開關(guān)元件驅(qū)動電路，其中，所述開關(guān)元件是第1絕緣柵晶體管，它包括位于第1導電類型的半導體襯底的一個主表面的第2導電類型的第1半導體區(qū)；位于第1半導體區(qū)內(nèi)的第1導電類型的第2半導體區(qū)；介以絕緣膜，位于第2半導體區(qū)與第1半導體區(qū)之間的PN結(jié)終止的表面上的第1柵電極；第2導電類型的第1源區(qū)，它位于所述第2半導體區(qū)中的所述第1柵電極的一個端部邊上；和第2導電類型的第1漏區(qū)，它位于所述第1半導體區(qū)內(nèi)；和其中，所述開關(guān)元件驅(qū)動電路包括特性與所述第1絕緣柵晶體管不同的第2絕緣柵晶體管。2.按權(quán)利要求1的半導體器件，其中，所述第2絕緣柵晶體管構(gòu)成電平移位電路，電平移位電路產(chǎn)生供給所述第1柵電極的驅(qū)動電壓。3.按權(quán)利要求1的半導體器件，其中，所述第2絕緣柵晶體管的漏區(qū)包括低雜質(zhì)濃度區(qū)。4.按權(quán)利要求1的半導體器件，其中，所述第2絕緣柵晶體管構(gòu)成電平移位電路，電平移位電路產(chǎn)生供給所述第1柵的驅(qū)動電壓，低雜質(zhì)濃度區(qū)位于所述第2絕緣柵晶體管的漏區(qū)中。5.按權(quán)利要求1的半導體器件，其中，所述第2絕緣柵晶體管是源跟隨晶體管，它構(gòu)成電平移位電路，電平移位電路產(chǎn)生經(jīng)CMOS電路供給所述第1柵的驅(qū)動電壓。6.按權(quán)利要求1的半導體器件，其中，所述第2絕緣柵晶體管的阱電位與源電位和漏電位不同。7.按權(quán)利要求1的半導體器件，其中，所述第2絕緣柵晶體管的漏區(qū)有低雜質(zhì)濃度區(qū)，它將形成得比所述第1半導體區(qū)淺。8.按權(quán)利要求1的半導體器件，其中，所述第2絕緣柵晶體管的漏區(qū)有低雜質(zhì)濃度區(qū)，它的深度與所述第1半導體區(qū)的深度相同。9.按權(quán)利要求1的半導體器件，其中形成的所述第2半導體區(qū)比所述第1半導體區(qū)深。10.按權(quán)利要求9的半導體器件，其中，多個第1絕緣柵晶體管按矩陣設置，其間不設專門的元件隔離區(qū)。11.按權(quán)利要求1的半導體器件，其中，所述第2絕緣柵晶體管是構(gòu)成低壓CMOS電路的第1導電類型的MOS晶體管。12.按權(quán)利要求1的半導體器件，其中，所述開關(guān)元件驅(qū)動電路包括具有所述第2絕緣柵晶體管的低壓CMOS電路和用所述低壓CMOS電路控制的高壓CMOS電路；和其中，構(gòu)成所述高壓CMOS電路的第1導電類型的MOS晶體管是按與形成所述第1絕緣柵晶體管的工藝相同的工藝制成的DMOS晶體管。13.按權(quán)利要求12的半導體器件，還包括電平移位電路，它產(chǎn)生經(jīng)過所述高壓CMOS電路供給所述第1柵電極的驅(qū)動電壓。14.按權(quán)利要求1的半導體器件，其中，所述第2絕緣柵晶體管包括在第2導電類型的所述阱區(qū)中形成的第1導電類型的源區(qū)和漏區(qū)。15.按權(quán)利要求1的半導體器件，其中，用作所述負載的電-熱轉(zhuǎn)換器連接到所述開關(guān)元件的漏并被集成。16.按權(quán)利要求1的半導體器件，其中，所述特性是選自閾值電壓，擊穿電壓和襯底電流中的至少一種特性。17.半導體器件，其中，在公共襯底上形成允許電流流到負載的開關(guān)元件和開關(guān)元件驅(qū)動電路，其中所述開關(guān)元件由DMOS晶體管構(gòu)成；和所述開關(guān)元件驅(qū)動電路包括MOS晶體管，它有與所述DMOS晶體管不同的特性。18.按權(quán)利要求17的半導體器件，其中，所述MOS晶體管與所述DMOS晶體管的導電類型相同。19.按權(quán)利要求17的半導體器件，其中，所述MOS晶體管的漏區(qū)包括低雜質(zhì)濃度區(qū)。20.按權(quán)利要求17的半導體器件，其中，所述MOS晶體管構(gòu)成電平移位電路，電平移位電路產(chǎn)生供給所述DMOS晶體管的柵電極的驅(qū)動電壓，低雜質(zhì)濃度區(qū)位于漏區(qū)中。21.按權(quán)利要求17的半導體器件，其中，所述MOS晶體管是構(gòu)成電平移位電路的源跟隨晶體管，電平移位電路產(chǎn)生經(jīng)CMOS電路供給所述DMOS晶體管的柵電極的驅(qū)動電壓。22.按權(quán)利要求17的半導體器件，其中，所述MOS晶體管的阱電位與源電位和漏電位不同。23.按權(quán)利要求17的半導體器件，其中，所述MOS晶體管的漏區(qū)有形成得比將成為所述DMOS晶體管溝道的基區(qū)淺的低雜質(zhì)濃度區(qū)。24.按權(quán)利要求17的半導體器件，其中，所述MOS晶體管的漏區(qū)有與將成為所述DMOS晶體管溝道的基區(qū)深度相同的低雜質(zhì)濃度區(qū)。25.按權(quán)利要求17的半導體器件，其中，將成為所述DMOS晶體管溝道的基區(qū)形成為比輕摻雜漏區(qū)深。26.按權(quán)利要求17的半導體器件，其中，按矩陣設置多個所述DMOS晶體管，其間不設專門的元件隔離區(qū)。27.按權(quán)利要求17的半導體器件，其中，所述MOS晶體管是構(gòu)成低壓CMOS電路的第1導電類型的MOS晶體管。28.按權(quán)利要求17的半導體器件，其中，所述開關(guān)元件驅(qū)動電路包括具有所述MOS晶體管的低壓CMOS電路和用所述低壓CMOS電路控制的高壓CMOS電路；和其中，構(gòu)成所述高壓CMOS電路的第1導電類型的MOS晶體管，是按制造所述DMOS晶體管的相同工藝制成的DMOS晶體管。29.按權(quán)利要求28的半導體器件，還包括電平移位電路，它產(chǎn)生經(jīng)所述高壓CMOS電路...

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：下津佐峰生，
申請(專利權(quán))人：佳能株式會社，
類型：發(fā)明
國別省市：JP[日本]