薄膜晶體管及其制造方法,以及采用它的液晶顯示器件技術

本發明專利技術的課題是一種抑制光照時的關態電流（光電導電流），提供實現了高性能、高可靠性的薄膜晶體管。亦即提供有如下結構的薄膜晶體管：具有形成溝道區和配置在該溝道區兩側的源區和漏區的多晶硅半導體層，在上述溝道區和上述漏區之間形成耗盡層，該耗盡層的寬度與光照射上述溝道區時產生的光電導電流呈正比關系，為將上述光電導電流控制在規定的容許值以內，將耗盡層的寬度定在了基于上述正比關系求得的值以下。（*該技術在2020年保護過期，可自由使用*）

【技術實現步驟摘要】
【國外來華專利技術】
本專利技術涉及薄膜晶體管及其制造方法，以及采用它的液晶顯示器件。
技術介紹
(第1
技術介紹
)雖然以往用無定形硅(以下稱“a-Si”)形成的有源矩陣型液晶顯示器件的像素的驅動性能用a-Si已充分滿足，但在同一基板上用相同的工藝構成信號線的驅動電路，要得到所需性能是困難的，所以用單晶硅形成的外置驅動電路(driver)來驅動顯示面板。但是，a-Si的遷移率為0.5～1cm2s-1V-1，今后在液晶面板的像素數增多的場合，一般說來，使相當于最大的1個水平期間的像素的TFT導通時間將越來越短，因而向像素寫入的能力不足。與此相反，通過用多晶硅(以下稱“p-Si”)制作像素的TFT，該TFT的遷移率要比用a-Si制作的場合高1個數量級到2個數量級以上，從而提高了對像素的充電能力。因此，隨著液晶面板向高精細化的進展，用p-Si形成像素TFT是有利的(FPD Expo Forum 97，2-14)。一般說來，作為p-Si TFT的結構，存在柵電極位于溝道層上方的頂柵型和柵極相對溝道層在基板一側的底柵型兩種。頂柵型結構與底柵型結構相比，可借助于以柵電極作為掩模自對準地進行摻雜，制成寄生電容小的TFT，這有利于微細化。將上述頂柵型TFT用于例如液晶顯示器件，并從該TFT的背面照射光的場合，背光源的光直接照射到TFT的溝道區。這樣，存在當光照射上述溝道區時，在該部分產生光電導電流，使關態電流增大的問題。這里對“光電導電流”加以說明。半導體中的光電導電流的產生機制，迄今為止以太陽能電池等為中心在多篇論文(例如田中一宣編著《無定形半導體基礎》，1982年，等等)中作了介紹，但是討論p-Si TFT的光電導電流的產生機制的論文還較少。一般地說，光電導電流是在電場施加狀態下經帶隙產生電子/空穴對，所產生的電子/空穴對在電場作用下移動，對于在各自的區域中多數載流子的增加，以載流子的復合電流的形式被觀測到的電流。柵電極下的溝道區，在反向偏置的條件下在溝道的正下方激發起空穴，但其載流子濃度非常低。與此相反，作為漏側的多數載流子的電子，當n-區的薄層電阻在20kΩ/□～100kΩ/□的范圍內時，推定有1016/cm3～1016/cm3左右的載流子濃度。這時，作為n-區的多數載流子的電子向溝道一側擴散，形成擴散電位Vd。還有，耗盡層的寬度以Wd表示。借助于光照射，在該耗盡的區域產生電子空穴對。所產生的電子空穴對相互被電場吸引，電子向漏極方向移動，空穴向溝道方向移動。向漏側移動的電子和向溝道側移動的空穴在各自的區域內復合而消失。在此復合中消耗的電荷分別由源極和漏極供給，這被作為光電導電流觀測到。在上述光電導電流致使關態電流增加(關態特性變壞)的場合，產生了下面的問題。由關態特性變壞引起的圖像品質變壞的是亮度梯度和交調失真。所謂亮度梯度，如圖38(a)所示，是因畫面的上部和下部的液晶電流/亮度特性不同而產生的缺陷，它在畫面的上部和下部產生了亮度差。另一方面，所謂交調失真是在如圖38(b)所示的在白色的中央部顯示黑色的長方塊圖形時，黑色圖像在上下或左右方向的曳尾現象。另外，關態特性變壞還有閃爍增加、產生亮度不均勻等，這些對圖像品質有大的影響。(第
技術介紹
)另外，因p-Si TFT有高遷移率，所以能夠在玻璃基板上同時形成畫面內的有源矩陣元件和信號驅動電路的一部或全部。但是，p-SiTFT與a-Si TFT或MOS型場效應晶體管相比，有關態電流大的缺點。因此，為降低此關態電流，如特開平5-136417公布的那樣，采用了與TFT的源區或漏區的至少一方相鄰，設置低濃度雜質區(LDD區)的方法(第1種現有方法)。另外，作為形成LDD區的其他方法，還發表了借助TaOx的有無以控制LDD區的方法(Euro Display’96pp.547)(第2種現有方法)。關于LDD區能有效降低關態電流的機制，如在特開平5-136417中公布的那樣，被認為是因LDD區相對于漏區為高電阻，故加在溝道/LDD區結的電場相對于不設置LDD區的場合為小的緣故。以上2種方法中的任何一種方法，都借助于將掩模對準LDD區以控制TaOx的有無，或控制抗蝕劑的有無，由此形成摻雜濃度不同的部分。用此方法時，為切實保證LDD的區域，LDD區的長度必須確保為掩模對準的尺寸精度以上的長度。與此不同，如特開平7-140485所示，還有對柵電極用自對準的方法形成LDD區的第3種現有方法。本方法可以借助于將構成柵電極的Al進行陽極氧化，在其側面形成Al的氧化物層，并以此作為掩模摻入N型或P型雜質元素，可以制成與源區、漏區和上述側面的氧化物層具有大致相同厚度的低濃度雜質層。采用此方法可以對柵電極自對準地形成LDD區，可以取消用于形成LDD區的掩模，并且還能使雜質濃度高的區域的長度為與在被陽極氧化的Al的側面存在的氧化物的膜厚相當的約0.1μm～0.5μm的相當小的尺寸。LDD結構雖對降低關態電流的效果良好，但因在TFT的柵電極下的溝道發生反轉的開狀態時，有較高電阻層的LDD區串聯地插入了溝道區，因而有開態電流降低的缺點。本來，伴隨LDD區相對于源和漏區部分呈高電阻以提高TFT的特性，存在其電阻的影響明顯地表現出來的趨勢。因此，作為該高電阻區的LDD區的長度必須具有足以使該關態電流降低、且足以確保高開態電流的低電阻值。但是，目前還沒有確定LDD區長度標準的方法，因而必須確保LDD區(長度)在為降低關態電流所需值以上。一般說來，必須保證LDD區長于1.5μm，其結果構成了使TFT的開態電流下降的原因。另外，根據第3種現有方法，雖然可以使LDD區形成為0.1μm～0.5μm左右的相當小的尺寸，但是一般地說，在用作液晶面板的驅動電路或像素的TFT的場合，其驅動電壓為5～15V左右，與一般的IC相比是相當高的。因此，在LDD區為0.1μm～0.5μm的場合，其效果并不充分，在本工藝中不能充分地降低關態電流。因此，本專利技術鑒于上述問題，采取抑制光照時的關態電流(光電導電流)的結構，從而以提供抑制亮度梯度和交調失真的圖像品質變壞，實現高性能、高可靠性的薄膜晶體管為第1目的。另外，在抑制關態電流的同時，采取了將LDD區的長度壓低至必要最小限度來抑制開態電流減小的結構，從而以提供實現高性能、高可靠性的薄膜晶體管為第2目的。
技術實現思路
亦即，為解決上述課題，權利要求1中所述的專利技術是一種薄膜晶體管，其特征在于它的結構如下具有形成了溝道區和配置在該溝道區兩側的源區和漏區的多晶硅半導體層，在上述溝道區和上述漏區之間形成了耗盡層，該耗盡層的寬度和光照射上述溝道區時產生的光電導電流呈正比關系，為將上述光電導電流定在設定的容許值以內，將耗盡層的寬度定在了基于上述正比關系求得的值以下。如上所述，新發現了耗盡層寬度和光電導電流呈正比關系，據此可以通過控制耗盡層寬度達到將上述光電導電流定在設定的容許值以下，提供無亮度梯度、交調失真等圖像品質變壞的薄膜晶體管。另外，權利要求2所述的專利技術是權利要求1所述的薄膜晶體管，其特征在于當上述漏區的薄層電阻記作R(kΩ/□)，上述溝道區的溝道寬度記作W(μm)時，式(1)的關系成立。(R+30)·W＜A···(1)其中，A是由光電導電流和光強決定的常數。另外，權利要求3所述的專利技術是權利要求2所述的本文檔來自技高網...

【技術保護點】
一種薄膜晶體管，其特征在于：其構成如下：具有形成溝道區和配置在該溝道區兩側的源區和漏區的多晶硅半導體層，在上述溝道區和上述漏區之間形成耗盡層，該耗盡層的寬度和光照射上述溝道區時產生的光電導電流呈正比關系，為將上述光電導電流限制在 規定的容許值以內，將耗盡層的寬度定在了基于上述正比關系求得的值以下。

【技術特征摘要】
【國外來華專利技術】JP 2000-4-28 131264/00;JP 2000-6-30 197536/001.一種薄膜晶體管，其特征在于其構成如下具有形成溝道區和配置在該溝道區兩側的源區和漏區的多晶硅半導體層，在上述溝道區和上述漏區之間形成耗盡層，該耗盡層的寬度和光照射上述溝道區時產生的光電導電流呈正比關系，為將上述光電導電流限制在規定的容許值以內，將耗盡層的寬度定在了基于上述正比關系求得的值以下。2.如權利要求1所述的薄膜晶體管，其特征在于當上述漏區的薄層電阻記作R(kΩ/□)，上述溝道區的溝道寬度記作W(μm)時，式(1)的關系成立(R+30)·W＜A···(1)3.如權利要求2所述的薄膜晶體管，其特征在于當上述漏區的薄層電阻記作R(kΩ/□)，上述溝道區的溝道寬度記作W(μm)時，式(2)的關系成立(R+30)·W＜1×103···(2)4.如權利要求3所述的薄膜晶體管，其特征在于上述溝道區的溝道寬度W在2μm以下。5.如權利要求3所述的薄膜晶體管，其特征在于上述漏區的薄層電阻在20kΩ/□以上，100kΩ/□以下。6.如權利要求4所述的薄膜晶體管，其特征在于上述漏區的薄層電阻在20kΩ/□以上，100kΩ/□以下。7.一種薄膜晶體管，具有配置了溝道區以及在該溝道區兩側的源區和漏區的多晶硅半導體層，在液晶顯示器件中用作開關元件，其特征在于構成上述液晶顯示器件的背光的亮度在2000(cd/m2)以上的場合，在上述源區和上述溝道區之間，或者在上述漏區和上述溝道區之間至少某一方形成雜質濃度低于源區和漏區的低濃度雜質區，并且該低濃度雜質區的長度ΔL在1.0μm以下。8.一種薄膜晶體管，具有形成了溝道區以及配置在溝道區兩側的源區和漏區，在上述源區和溝道區之間，或者在漏區和溝道區之間至少某一方形成雜質濃度低于源區和漏區的低濃度雜質區的多晶硅半導體層，其特征在于，當上述低濃度雜質區的長度記作ΔL(μm)，源-漏間電壓記作V1c(V)，上述溝道區的溝道寬度記作W(μm)時，式(3)的關系成立ΔL＞(W·V1c)/36···(3)9.如權利要求8所述的薄膜晶體管，其特征在于當上述溝道區的溝道長度記作L(μm)時，式(4)的關系成立ΔL＜1.5·(W/L)···(4)10.如權利要求9所述的薄膜晶體管，其特征在于上述溝道區的溝道寬度W(μm)在2μm以下。11.如權利要求9所述的薄膜晶體管，其特征在于上述低濃度雜質區的薄層電阻在20kΩ/□以上，100kΩ/□以下。12.如權利要求10所述的薄膜晶體管，其特征在于上述低濃度雜質區的薄層電阻在20kΩ/□以上，100kΩ/□以下。13.如權利要11所述的薄膜晶體管，...

【專利技術屬性】
技術研發人員：南野裕，岡田隆史，山野敦浩，千田耕司，
申請(專利權)人：松下電器產業株式會社，
類型：發明
國別省市：JP[日本]