本發(fā)明專利技術(shù)涉及一種高速數(shù)據(jù)SGMII接口新型驗證模組以及方法，屬于芯片驗證的FPGA原型驗證領(lǐng)域。新型高速數(shù)據(jù)SGMII接口驗證方法主要包含高速數(shù)據(jù)SGMII接口控制模塊、PCS模塊、時鐘轉(zhuǎn)換模塊、數(shù)據(jù)轉(zhuǎn)換模塊以及PMA模塊。所述高速數(shù)據(jù)SGMII接口控制模塊主要加載解析解析高速數(shù)據(jù)協(xié)議，PCS模塊為物理編碼子層，PCS主要包括線路編碼和CRC校驗編碼，高速數(shù)據(jù)SGMII接口中時鐘轉(zhuǎn)換模塊為根據(jù)數(shù)據(jù)位寬的差異性進行時鐘的倍頻和分頻，所述數(shù)據(jù)轉(zhuǎn)換模塊是將數(shù)據(jù)轉(zhuǎn)換成互相匹配位寬，PMA模塊主要用于串行化和解串。本發(fā)明專利技術(shù)利用數(shù)據(jù)與時鐘的適應(yīng)匹配，解決了高速數(shù)據(jù)SGMII接口中控制器與物理媒體層IP在時鐘與數(shù)據(jù)位寬不匹配的問題，提高的了IP的復用率以及芯片驗證效率。的復用率以及芯片驗證效率。的復用率以及芯片驗證效率。
【技術(shù)實現(xiàn)步驟摘要】
一種高速數(shù)據(jù)SGMII接口新型驗證模組以及方法
[0001]本專利技術(shù)涉及芯片驗證領(lǐng)域，進一步是芯片驗證中復用IP的FPGA原型驗證技術(shù)，尤其是指一種高速數(shù)據(jù)SGMII接口新型驗證模組以及方法。
技術(shù)介紹
[0002]在芯片設(shè)計過程中，芯片驗證時芯片設(shè)計的重要一環(huán)，而FPGA原型驗證是又是芯片驗證中不可或缺的一部分。
[0003]FPGA原型設(shè)計是一種成熟的技術(shù)，用于通過將RTL移植到現(xiàn)場可編程門陣列（FPGA）來驗證專門應(yīng)用的集成電路（ASIC），專用標準產(chǎn)品（ASSP）和片上系統(tǒng)（SoC）的功能和性能。 由于硬件復雜性不斷增加，需要驗證的相關(guān)軟件數(shù)量不斷增加，因此它今天的使用范圍更加廣泛。
[0004]FPGA已經(jīng)被用于驗證相對成熟的RTL，因為它們可以代表一個近乎精確的以高速運行的設(shè)計的復制品。這些復制品通常也足夠便攜，可用于現(xiàn)場測試。在純硬件方面，由于FPGA供應(yīng)商盡快轉(zhuǎn)向最先進的制造工藝節(jié)點，F(xiàn)PGA原型設(shè)計變得更加簡單和強大。由于該軟件通常占設(shè)計工作量的一半以上，所以SoCRTL的FPGA實現(xiàn)也可以用作軟件開發(fā)，硬件/軟件協(xié)同驗證和軟件驗證的基礎(chǔ)，所有這些都在最終硅芯片可用之前完成。所有這些因素都有助于降低設(shè)計成本并縮短上市時間，降低重新調(diào)整的風險。例如，已經(jīng)在FPGA原型上得到廣泛驗證的軟件應(yīng)該更容易與來自晶圓廠的第一塊硅相結(jié)合。FPGA原型也可用于設(shè)置任何可能的硅后調(diào)試路徑。在對芯片進行FPGA進行驗證時，諸如SGMII、RapidIO等高速接口，當使用FPGA某些IP替換項目中高速接口的物理層時，出現(xiàn)控制器數(shù)據(jù)位寬與FPGA中物理層的IP可選擇位寬無法匹配的情況，位寬不匹配也會導致時鐘的不一致性，導致需要單獨設(shè)計或購買IP，為了解決這一問題，針對高速接口的FPGA驗證提出了一種新的驗證方法。該方法解決了位寬不匹配的問題，優(yōu)化匹配了時鐘匹配，提高了IP驗證的復用率，降低了驗證成本。
技術(shù)實現(xiàn)思路
[0005]為此，本專利技術(shù)的目的在于提供一種高速數(shù)據(jù)SGMII接口新型驗證方法，以解決當使用FPGA某些IP替換項目中高速接口的物理層時出現(xiàn)的控制器數(shù)據(jù)位寬與FPGA中物理層的IP可選擇位寬無法匹配的問題，以及解決位寬不匹配導致時鐘不一致的問題，降本增效，降低單獨設(shè)計或購買IP的成本。
[0006]為解決上述技術(shù)問題，本專利技術(shù)的一種高速數(shù)據(jù)SGMII接口新型驗證模組，包括高速數(shù)據(jù)SGMII接口控制模塊、PCS模塊、時鐘轉(zhuǎn)換模塊、數(shù)據(jù)轉(zhuǎn)換模塊以及PMA模塊；所述的高速數(shù)據(jù)SGMII接口控制模塊主要加載以及解析高速數(shù)據(jù)協(xié)議，且與PCS模塊進行數(shù)據(jù)交互相連，在發(fā)送通路中，將高速數(shù)據(jù)SGMII接口控制模塊加載協(xié)議的數(shù)據(jù)傳輸以及發(fā)送時鐘傳輸?shù)絇CS模塊中進行編碼并進行時鐘同步，PCS將編碼的數(shù)據(jù)以及同步發(fā)送時鐘傳輸?shù)椒謩e傳輸?shù)綌?shù)據(jù)轉(zhuǎn)換模塊和時鐘轉(zhuǎn)換模塊，時鐘轉(zhuǎn)換和數(shù)據(jù)轉(zhuǎn)換模塊根據(jù)PCS
模塊與PMA模塊的數(shù)據(jù)位寬比，進行數(shù)據(jù)位寬和時鐘頻率轉(zhuǎn)換，將同步轉(zhuǎn)換的數(shù)據(jù)與時鐘傳輸?shù)絇MA模塊進行數(shù)據(jù)串行化，將串行化的數(shù)據(jù)傳輸?shù)絇MA的Serdes發(fā)送TX差分通路上。
[0007]可選的，在接收通路上，由PMA模塊的Serdes接收RX差分通路上接受到的數(shù)據(jù)，通過PMA的解串，將解串數(shù)據(jù)以及PMA的接收時鐘傳輸?shù)綍r鐘轉(zhuǎn)換模塊和數(shù)據(jù)轉(zhuǎn)換模塊，時鐘轉(zhuǎn)換和數(shù)據(jù)轉(zhuǎn)換模塊根據(jù)PMA模塊與PCS模塊的數(shù)據(jù)位寬比，進行數(shù)據(jù)位寬和時鐘頻率轉(zhuǎn)換，PCS模塊根據(jù)接收到的數(shù)據(jù)和時鐘將轉(zhuǎn)換的數(shù)據(jù)進行解碼，傳輸?shù)礁咚贁?shù)據(jù)SGMII接口的控制端。
[0008]可選的，所述高速數(shù)據(jù)SGMII接口控制模塊主要加載以及解析高速數(shù)據(jù)協(xié)議，所述PCS模塊為物理編碼子層，所述PCS主要包括線路編碼和CRC校驗編碼，所述高速數(shù)據(jù)SGMII接口中時鐘轉(zhuǎn)換模塊為根據(jù)數(shù)據(jù)位寬的差異性進行時鐘的倍頻和分頻，所述數(shù)據(jù)轉(zhuǎn)換模塊是將數(shù)據(jù)轉(zhuǎn)換成互相匹配位寬，所述PMA模塊主要用于串行化和解串。
[0009]可選的，所述時鐘轉(zhuǎn)換模塊，將同步發(fā)送時鐘與接收時鐘，根據(jù)PCS模塊與PMA模塊之間的數(shù)據(jù)位寬整數(shù)比，進行分頻或者倍頻。
[0010]可選的，所述數(shù)據(jù)轉(zhuǎn)換模塊是基于PCS模塊與PMA模塊之間的數(shù)據(jù)位寬整數(shù)比，在時鐘轉(zhuǎn)換模塊轉(zhuǎn)換的同步時鐘下，對數(shù)據(jù)進行轉(zhuǎn)換。
[0011]本申請的另一方面還提供一種高速數(shù)據(jù)SGMII接口新型驗證方法，所述的驗證方法基于高速數(shù)據(jù)SGMII接口新型驗證模組設(shè)計搭建，包括如下步驟：步驟S1：所述數(shù)據(jù)轉(zhuǎn)換模塊包含發(fā)送通路轉(zhuǎn)換時鐘數(shù)據(jù)同步和接收通路轉(zhuǎn)換時鐘數(shù)據(jù)同步，其發(fā)送通路轉(zhuǎn)換時鐘數(shù)據(jù)同步將在PCS模塊的每兩個發(fā)送時鐘周期下，將每兩個連續(xù)的10位數(shù)據(jù)轉(zhuǎn)換成一個20位的數(shù)據(jù)；步驟S2：PMA模塊的發(fā)送時鐘由PCS模塊時鐘二分頻后得到，轉(zhuǎn)換后的20位數(shù)據(jù)在PMA模塊發(fā)送時鐘下同步傳輸?shù)絇MA模塊；步驟S3：接收通路轉(zhuǎn)換時鐘數(shù)據(jù)同步將在PMA模塊一個接收時鐘周期下接收每一個20位數(shù)據(jù)；步驟S4：PCS模塊接收時鐘是在PMA某塊接收時鐘二倍頻下得到，在每兩個PCS模塊接收時鐘下，將每一個20位數(shù)據(jù)轉(zhuǎn)換成兩個10位的數(shù)據(jù)，并在PCS模塊接收時鐘下將數(shù)據(jù)依次傳輸?shù)絇CS模塊中。
[0012]本專利技術(shù)的上述技術(shù)方案相比現(xiàn)有技術(shù)具有以下優(yōu)點：本專利技術(shù)的一種高速數(shù)據(jù)SGMII接口新型驗證模組以及方法實現(xiàn)數(shù)據(jù)與時鐘的適應(yīng)匹配，解決了高速數(shù)據(jù)SGMII接口中控制器與物理媒體層IP在時鐘與數(shù)據(jù)位寬不匹配的問題。
附圖說明
[0013]為了使本專利技術(shù)的內(nèi)容更容易被清楚的理解，下面根據(jù)本專利技術(shù)的具體實施例并結(jié)合附圖，對本專利技術(shù)作進一步詳細的說明。
[0014]圖1是本專利技術(shù)提供的高速數(shù)據(jù)SGMII接口新型驗證方法原理框圖；圖2為本專利技術(shù)的時鐘轉(zhuǎn)換模塊和數(shù)據(jù)轉(zhuǎn)換模塊原里框圖；圖3為數(shù)據(jù)轉(zhuǎn)換模塊中發(fā)送通路與接收通路數(shù)據(jù)與時鐘同步結(jié)構(gòu)圖。
具體實施方式
[0015]如圖1所示，本實施例提供一種高速數(shù)據(jù)SGMII接口新型驗證模組，包括高速數(shù)據(jù)SGMII接口控制模塊、PCS(物理編碼)模塊、時鐘轉(zhuǎn)換模塊、數(shù)據(jù)轉(zhuǎn)換模塊以及PMA（物理介質(zhì)接入）模塊；進一步地，圖1中所述高速數(shù)據(jù)SGMII接口新型驗證方法原里框圖，高速數(shù)據(jù)SGMII接口控制模塊主要加載以及解析高速數(shù)據(jù)協(xié)議，其與PCS模塊進行數(shù)據(jù)交互，將RegisterWR/RD、TX/RXControl控制信號發(fā)送到PCS模塊進行對PCS模塊配置和發(fā)送接收控制，在發(fā)送通路中，將高速數(shù)據(jù)SGMII接口控制模塊加載協(xié)議的數(shù)據(jù)TX_DATA以及發(fā)送時鐘TX_CLK_PCS傳輸?shù)絇CS模塊中進行編碼并進行時鐘同步，PCS將編碼的數(shù)據(jù)TX_DATA_PCS以及同步發(fā)送時鐘TX_CLK_PCS傳輸?shù)椒謩e傳輸?shù)綌?shù)據(jù)轉(zhuǎn)換模塊和時鐘轉(zhuǎn)換模塊，時鐘轉(zhuǎn)換和數(shù)據(jù)轉(zhuǎn)換模塊根據(jù)PCS模塊與PMA模塊的數(shù)據(jù)位寬比，進行數(shù)據(jù)位寬和時鐘頻率轉(zhuǎn)換，將同步轉(zhuǎn)換的數(shù)據(jù)TX_DATA_PMA與時鐘TX_CLK_PMA傳輸?shù)絇MA模塊進行數(shù)據(jù)串行化，將串行化的數(shù)據(jù)傳輸?shù)絇MA的Serdes發(fā)送TX差分通路上。在接收通路本文檔來自技高網(wǎng)...
【技術(shù)保護點】
【技術(shù)特征摘要】
1.一種高速數(shù)據(jù)SGMII接口新型驗證模組，其特征在于，包括高速數(shù)據(jù)SGMII接口控制模塊、PCS模塊、時鐘轉(zhuǎn)換模塊、數(shù)據(jù)轉(zhuǎn)換模塊以及PMA模塊；所述的高速數(shù)據(jù)SGMII接口控制模塊主要加載以及解析高速數(shù)據(jù)協(xié)議，且與PCS模塊進行數(shù)據(jù)交互相連，在發(fā)送通路中，將高速數(shù)據(jù)SGMII接口控制模塊加載協(xié)議的數(shù)據(jù)傳輸以及發(fā)送時鐘傳輸?shù)絇CS模塊中進行編碼并進行時鐘同步，PCS將編碼的數(shù)據(jù)以及同步發(fā)送時鐘傳輸?shù)椒謩e傳輸?shù)綌?shù)據(jù)轉(zhuǎn)換模塊和時鐘轉(zhuǎn)換模塊，時鐘轉(zhuǎn)換和數(shù)據(jù)轉(zhuǎn)換模塊根據(jù)PCS模塊與PMA模塊的數(shù)據(jù)位寬比，進行數(shù)據(jù)位寬和時鐘頻率轉(zhuǎn)換，將同步轉(zhuǎn)換的數(shù)據(jù)與時鐘傳輸?shù)絇MA模塊進行數(shù)據(jù)串行化，將串行化的數(shù)據(jù)傳輸?shù)絇MA的Serdes發(fā)送TX差分通路上。2.根據(jù)權(quán)利要求1的一種高速數(shù)據(jù)SGMII接口新型驗證模組，其特征在于，在接收通路上，由PMA模塊的Serdes接收RX差分通路上接受到的數(shù)據(jù)，通過PMA的解串，將解串數(shù)據(jù)以及PMA的接收時鐘傳輸?shù)綍r鐘轉(zhuǎn)換模塊和數(shù)據(jù)轉(zhuǎn)換模塊，時鐘轉(zhuǎn)換和數(shù)據(jù)轉(zhuǎn)換模塊根據(jù)PMA模塊與PCS模塊的數(shù)據(jù)位寬比，進行數(shù)據(jù)位寬和時鐘頻率轉(zhuǎn)換，PCS模塊根據(jù)接收到的數(shù)據(jù)和時鐘將轉(zhuǎn)換的數(shù)據(jù)進行解碼，傳輸?shù)礁咚贁?shù)據(jù)SGMII接口的控制端。3.根據(jù)權(quán)利要求1的一種高速數(shù)據(jù)SGMII接口新型驗證模組，其特征在于，所述高速數(shù)據(jù)SGMII接口控制模塊主要加載以及解析高速數(shù)據(jù)協(xié)議，所述PCS模塊為物理編碼子層，所述PCS主要包括線路編碼和CRC校驗編碼，所述高速數(shù)據(jù)SGMII接口中...
【專利技術(shù)屬性】
技術(shù)研發(fā)人員：張竣昊，魏江杰，周昱，張榮，
申請(專利權(quán))人：中電科申泰信息科技有限公司，
類型：發(fā)明
國別省市：
還沒有人留言評論。發(fā)表了對其他瀏覽者有用的留言會獲得科技券。