基于IRIG-B碼的對時方法及裝置制造方法及圖紙

本發明專利技術提供一種基于IRIG

【技術實現步驟摘要】
基于IRIG
?
B碼的對時方法及裝置


[0001]本專利技術涉及時間校對
，尤其涉及一種基于IRIG
?
B碼的對時方法及裝置。

技術介紹

[0002]伴隨當今電子技術的快速發展，時間同步技術也日益得到重視與應用。時間碼IRIG
?
B作為一種重要的時間同步傳輸的方式，以其實際突出的優越性能，成為時間統一設備首選的標準碼型，廣泛應用于電信、電力、軍事等重要行業部門。國家電網早在2005年就已經在《關于加強電力二次系統時鐘管理的通知》中明確要求采用IRIG
?
B標準碼逐步實現GPS裝置和相關系統或設備對時。時至今日，已然成為變電站電力網關機、自動化裝置、高精度對時裝置等設備的必備硬件對時條件。從IRIG
?
B碼的產生、解碼到對時應用，涌現過基于各種平臺、框架的信號源、解碼模塊以及對時設備。但是，在現有的技術方案中，往往需要依靠設備性能的提高才能夠保證高精度對時，尚不存在利用對時方法的設計來提高對時進度的方案。

技術實現思路

[0003]本專利技術提供的基于IRIG
?
B碼的對時方法及裝置，能夠在下一秒的起始波形將上一秒打包的時間信息向外發送，從而，能夠提供充足的解碼和打包時間，在補償1秒的時間后，能夠實現高精度的時間校對。
[0004]第一方面，本專利技術提供一種基于IRIG
?
B碼的對時方法，包括：
[0005]接收時鐘服務器發送的時間碼，并持續對所述時間碼進行采樣；
[0006]判斷所述時間碼的碼元類型，
[0007]當接收到連續的兩個P碼時，在第二個P碼的上升沿開始對所述時間碼進行解碼并打包為待發送信息；
[0008]在下一次接收到連續的兩個P碼時，在第二個P碼的上升沿將所述待發送信息向外發送并開始對下一次接收到連續的兩個P碼之后的時間碼進行解碼并打包為待發送信息。
[0009]可選地，在下一次接收到連續的兩個P碼時，在第二個P碼的上升沿將所述待發送信息向外發送包括：
[0010]在第一個P碼的下降沿，由通用輸出接口GPO向外輸出高電平，以使能開關器件依據時間碼向外輸出對時脈沖信號，并在第二個P碼的上升沿由串行接口向外輸出待發送信息；在第二個P碼的下降沿，由通用輸出接口GPO向外輸出低電平。
[0011]可選地，判斷所述時間碼的當前碼元類型包括：
[0012]周期性的采集通用輸入接口GPI的電平狀態，并記錄前一周期電平狀態和當前周期電平狀態；
[0013]判斷當前周期電平相對于前一周期電平的狀態變化；
[0014]當前周期電平大于前一周期電平時，脈沖計數器開始依據采樣周期逐次遞增；
[0015]當前周期電平低于前一周期電平時，脈沖計數器停止計數，并依據脈沖計數器的
計數，判斷當前的碼元類型，并將脈沖計數器清零。
[0016]可選地，對所述時間碼進行解碼包括：
[0017]當前碼元類型為0碼或者1碼時，單元解碼子函數查詢幀位置變量和碼位置變量；
[0018]依據幀位置變量和碼位置變量，將解碼后的數據存儲到對應的串行時間報文發送緩存地址中。
[0019]可選地，對所述時間碼進行解碼包括：
[0020]當對一位時間碼解碼完成時，將所述碼位置變量加一；
[0021]當對一幀時間碼解碼完成時，將所述幀位置變量加一。
[0022]第二方面，本專利技術提供一種基于IRIG
?
B碼的對時裝置，包括：
[0023]隔離模塊，所述隔離模塊的輸入接口用于接收時鐘服務器發送的時間碼，所述隔離模塊用于將所述輸入信號和輸出信號進行隔離；
[0024]微處理器，所述微處理器的輸入接口與所述隔離模塊的輸出接口通訊連接；所述微處理器具有輸出解碼后的時間信息的串行接口和輸出開關使能信號的使能輸出接口；所述微處理器用于依據上述任意一項所述的基于IRIG
?
B碼的對時方法對所述運功格式信號進行解碼并打包形成待發送信息和生成使能信號；
[0025]開關模塊，所述開關模塊的輸入接口與所述隔離模塊的輸出接口通訊連接，所述開關模塊的使能輸入接口與所述微處理器的使能輸出接口通訊連接，所述開關模塊用于依據預定格式信號和使能信號輸出對時脈沖信號。
[0026]可選地，所述微處理器包括：
[0027]第一緩存模塊，與通用輸入接口GPI通訊連接，所述第一緩存模塊用于周期性的讀取所述通用輸入接口GPI的電平，并緩存前一周期電平狀態和當前周期電平狀態；
[0028]運算模塊，與所述緩存模塊和通用輸出接口GPO通訊連接，所述運算模塊用于從所述緩存芯片周期性的讀取所述前一周期電平狀態和當前周期電平狀態，依據所述前一周期電平狀態和當前周期狀態對所述時間碼進行解碼并打包形成待發送信息，以及生成使能開關使能信號；
[0029]第二緩存模塊，與所述運算模塊通訊連接，所述第二緩存模塊用于接收并存儲所述待發送信息；
[0030]直接訪問存儲器，與所述第二緩存模塊通和串行接口訊連接，所述直接訪問存儲器用于從所述第二緩存模塊接收所述待發送信息，并依據所述運算模塊發出的輸出指令驅動串行接口向外輸出待發送信息。
[0031]可選地，所述微處理器還包括滴答計時器，所述滴答計時器與所述運算模塊通訊連接，所述滴答計時器用于用于初始化運算模塊中配置寄存器的延時。
[0032]可選地，所述微處理器還包括看門狗模塊，所述看門狗模塊與所述運算模塊通訊連接；
[0033]所述看門狗模塊用于判斷在預定周期內是否收到喂狗數據；
[0034]當看門狗模塊在預定的周期內未收到喂狗數據時，看門狗模塊向所述運算模塊發送復位信號。
[0035]可選地，所述微處理器具有應用程序接口API，所述應用程序接口API響應目標模塊的調用指令將待發送信息中的時間增加1秒后發送至目標模塊。
[0036]在本專利技術提供的技術方案中，在接收到連續的P碼時，表明當前時間碼到來，此時，開始進行解碼并打包待發送信息，待發送信息為解碼出的時間信息。在下一次接收到連續的P碼時，下一秒的時間碼到來，此時，在第二個P碼的上升沿開始向外發送，由于為解碼和打包的工作預留了時間，能夠確保微處理器具有充足的時間進行解碼。同時，由于當前時間碼的到來時間和發送時間之間剛好為1秒的時間差，因此，在對時過程中，打包的數據中的時間信息進行1 秒時間差的補償即可實現精確對時。
附圖說明
[0037]圖1為本專利技術一實施例基于IRIG
?
B碼的對時方法的流程圖；
[0038]圖2為本專利技術另一實施例基于IRIG
?
B碼的對時方法中的碼元波形示意圖；
[0039]圖3為本專利技術另一實施例基于IRIG
?
B碼的對時方法中，時間碼、對時脈沖信號以及GPO輸出信號的時序圖；
[0040]圖4為本專利技術另一實施本文檔來自技高網...

【技術保護點】

【技術特征摘要】
1.一種基于IRIG
?
B碼的對時方法，其特征在于，包括：接收時鐘服務器發送的時間碼，并持續對所述時間碼進行采樣；判斷所述時間碼的碼元類型，當接收到連續的兩個P碼時，在第二個P碼的上升沿開始對所述時間碼進行解碼并打包為待發送信息；在下一次接收到連續的兩個P碼時，在第二個P碼的上升沿將所述待發送信息向外發送并開始對下一次接收到連續的兩個P碼之后的時間碼進行解碼并打包為待發送信息。2.根據權利要求1所述的方法，其特征在于，在下一次接收到連續的兩個P碼時，在第二個P碼的上升沿將所述待發送信息向外發送包括：在第一個P碼的下降沿，由通用輸出接口GPO向外輸出高電平，以使能開關器件依據時間碼向外輸出對時脈沖信號并在第二個P碼的上升沿由串行接口向外輸出待發送信息；在第二個P碼的下降沿，由通用輸出接口GPO向外輸出低電平。3.根據權利要求1所述的方法，其特征在于，判斷所述時間碼的當前碼元類型包括：周期性的采集通用輸入接口GPI的電平狀態，并記錄前一周期電平狀態和當前周期電平狀態；判斷當前周期電平相對于前一周期電平的狀態變化；當前周期電平大于前一周期電平時，脈沖計數器開始依據采樣周期逐次遞增；當前周期電平低于前一周期電平時，脈沖計數器停止計數，依據脈沖計數器的計數，判斷當前的碼元類型，并將脈沖計數器清零。4.根據權利要求1所述的方法，其特征在于，對所述時間碼進行解碼包括：當前碼元類型為0碼或者1碼時，單元解碼子函數查詢幀位置變量和碼位置變量；依據幀位置變量和碼位置變量，將解碼后的數據存儲到對應的串行時間報文發送緩存地址中。5.根據權利要求1所述的方法，其特征在于，對所述時間碼進行解碼包括：當對一位時間碼解碼完成時，將所述碼位置變量加一；當對一幀時間碼解碼完成時，將所述幀位置變量加一。6.一種基于IRIG
?
B碼的對時裝置，其特征在于，包括：隔離模塊，所述隔離模塊的輸入接口用于接收時鐘服務器發送的時間碼，所述隔離模塊用于將所述輸入信號和輸出信號進行隔離；微處理器，所述微處理器的輸入接口與所述隔離模塊的...

【專利技術屬性】
技術研發人員：羅俊杰，劉恩鋒，付師福，
申請(專利權)人：研祥智慧物聯科技有限公司，
類型：發明
國別省市：