讀參考電路、讀操作電路及存儲單元制造技術

本申請提供一種讀參考電路、讀操作電路及存儲單元，所述讀參考電路包括：一個或多個并聯的參考模塊；所述參考模塊包括兩個串聯且寫入數據不同的第一參考單元和第二參考單元；所述第一參考單元、所述第二參考單元分別在寫操作和讀操作時的電流方向相同。本申請技術方案的讀參考電路、讀操作電路及存儲單元能夠避免MRAM在讀操作時受到干擾。MRAM在讀操作時受到干擾。MRAM在讀操作時受到干擾。

【技術實現步驟摘要】
讀參考電路、讀操作電路及存儲單元


[0001]本申請涉及半導體
，尤其涉及一種讀參考電路、讀操作電路及存儲單元。

技術介紹

[0002]磁性隨機存儲器(MRAM，Magnetic Random Access Memory)具有高讀寫速度、高密度、低功耗、長數據保存時間和高壽命等特點，因此有著不可估量的廣闊前景。由于MRAM的電阻具有可變性，因此可以通過其不同的電阻狀態來存儲數據信息。
[0003]MRAM中具有磁性隧道結(MTJ)，MTJ數據的改寫是通過自旋電子流改變自由層的磁矩方向，因此長時間的小電流也會改寫數據，故在進行讀操作時容易發生干擾(read disturb)導致數據改寫。

技術實現思路

[0004]本申請解決的技術問題是避免MRAM在讀操作時受到干擾。
[0005]為解決上述技術問題，本申請提供了一種讀參考電路，包括：一個或多個并聯的參考模塊；所述參考模塊包括兩個串聯且寫入數據不同的第一參考單元和第二參考單元；所述第一參考單元、所述第二參考單元分別在寫操作和讀操作時的電流方向相同。
[0006]在本申請實施例中，所述讀參考電路還包括：第一參考位線，連接所述第一參考單元；第二參考位線，連接所述第二參考單元；參考源線，連接所述第一參考單元和所述第二參考單元；其中，所述第一參考位線和所述第二參考位線中的一個輸出參考信號，另一個接低電平，所述參考源線浮空。
[0007]在本申請實施例中，所述第一參考單元寫0，所述第二參考單元寫1，所述第一參考位線輸出參考信號，所述第二參考位線接低電平。
[0008]在本申請實施例中，所述第一參考單元包括：第一MTJ單元，連接所述第一參考位線；第一晶體管，所述第一晶體管的第一電極連接所述第一MTJ單元，所述第一晶體管的第二電極連接所述參考源線和所述第二參考單元。
[0009]在本申請實施例中，所述第二參考單元包括：第二MTJ單元，連接所述第二參考位線；第二晶體管，所述第二晶體管的第一電極連接所述第二MTJ單元，所述第二晶體管的第二電極連接所述參考源線和所述第一晶體管的第二電極。
[0010]本申請還提供一種讀操作電路，包括：讀參考電路，用于提供參考信號，包括一個或多個并聯的參考模塊，所述參考模塊包括兩個串聯且寫入數據不同的第一參考單元和第二參考單元，所述第一參考單元、所述第二參考單元分別在進行寫操作和讀操作時的電流方向相同；數據通路，提供待讀取數據且輸出數據信號；放大電路，與所述參考電路和所述數據通路相連，用于比較所述數據信號和所述參考信號，并獲得讀取結果。
[0011]在本申請實施例中，所述參考電路還包括：第一參考位線，連接所述第一參考單元；第二參考位線，連接所述第二參考單元；參考源線，連接所述第一參考單元和所述第二參考單元；所述第一參考位線和所述第二參考位線中的一個連接所述放大電路，另一個接
低電平，所述參考源線浮空。
[0012]在本申請實施例中，所述第一參考單元寫0，所述第二參考單元寫1，所述第一參考位線連接所述放大電路，所述第二參考位線接低電平。
[0013]在本申請實施例中，所述第一參考單元包括：第一MTJ單元，連接所述第一參考位線；第一晶體管，所述第一晶體管的第一電極連接所述第一MTJ單元，所述第一晶體管的第二電極連接所述參考源線和所述第二參考單元。
[0014]在本申請實施例中，所述第二參考單元包括：第二MTJ單元，連接所述第二參考位線；第二晶體管，所述第二晶體管的第一電極連接所述第二MTJ單元，所述第二晶體管的第二電極連接所述參考源線和所述第一晶體管的第二電極。
[0015]在本申請實施例中，所述數據通路包括數據存儲單元，所述數據存儲單元的一端連接位線，另一端連接源線，所述源線線連接所述放大電路。
[0016]在本申請實施例中，所述數據信號為所述數據通路的輸出電流，所述參考信號為所述參考電路的輸出電流。
[0017]在本申請實施例中，所述放大電路包括靈敏放大器。
[0018]本申請還提供一種存儲單元，包括權利要求上述的讀操作電路。
[0019]本申請技術方案的讀參考電路包括一個或多個并聯的參考模塊，且每個參考模塊包括兩個串聯且寫入數據不同的第一參考單元和第二參考單元，并使所述第一參考單元和第二參考單元的讀操作電流和寫操作電流的方向一致，有效地解決了寫
″1″
的參考單元容易發生read disturb的問題，顯著提升了數據的保存性能，同時還能保證改進后的參考電路和整體陣列的一致性，打破了現有的讀參考電路中讀操作時的參考位線接高電平，參考源線接低電平的常規認知。
附圖說明
[0020]以下附圖詳細描述了本申請中披露的示例性實施例。其中相同的附圖標記在附圖的若干視圖中表示類似的結構。本領域的一般技術人員將理解這些實施例是非限制性的、示例性的實施例，附圖僅用于說明和描述的目的，并不旨在限制本申請的范圍，其他方式的實施例也可能同樣的完成本申請中的專利技術意圖。應當理解，附圖未按比例繪制。其中：
[0021]圖1為一種參考電路的結構示意圖；
[0022]圖2為本申請實施例的讀參考電路的結構示意圖；
[0023]圖3為本申請實施例的讀操作電路的結構示意圖。
具體實施方式
[0024]以下描述提供了本申請的特定應用場景和要求，目的是使本領域技術人員能夠制造和使用本申請中的內容。對于本領域技術人員來說，對所公開的實施例的各種局部修改是顯而易見的，并且在不脫離本申請的精神和范圍的情況下，可以將這里定義的一般原理應用于其他實施例和應用。因此，本申請不限于所示的實施例，而是與權利要求一致的最寬范圍。
[0025]參考圖1，一種參考電路，包括一個寫
″0″
的參考單元(0cell)和一個寫
″1″
的參考單元(1cell)，其中所述寫
″0″
的參考單元包括MTJ0和晶體管M0，所述MTJ0的一端連接參考
位線BL_REF<1>，另一端連接所述晶體管M0，所述晶體管M0的一端連接源線SL。所述寫
″1″
的參考單元(1cell)包括MTJ1和晶體管M1，所述MTJl的一端連接參考位線BL_REF<0>，另一端連接所述晶體管M1，所述晶體管M1的一端連接源線SL。
[0026]所述寫
″0″
的參考單元和寫
″1″
的參考單元并聯，進行讀操作時所述位線BL_REF<1>和所述位線BL_REF<0>接高電平，所述源線SL接地，所述寫
″0″
的參考單元的參考電流I
P
從FL(自由層)流向PL(固定層)，參考電流I
P
的大小為V0/(R
P
+r0)，V0為寫
″0″
的參考單元兩端的電壓，本文檔來自技高網...

【技術保護點】

【技術特征摘要】
1.一種讀參考電路，其特征在于，包括：一個或多個并聯的參考模塊；所述參考模塊包括兩個串聯且寫入數據不同的第一參考單元和第二參考單元；所述第一參考單元、所述第二參考單元分別在寫操作和讀操作時的電流方向相同。2.根據權利要求1所述的讀參考電路，其特征在于，還包括：第一參考位線，連接所述第一參考單元；第二參考位線，連接所述第二參考單元；參考源線，連接所述第一參考單元和所述第二參考單元；其中，所述第一參考位線和所述第二參考位線中的一個輸出參考信號，另一個接低電平，所述參考源線浮空。3.根據權利要求2所述的讀參考電路，其特征在于，所述第一參考單元寫0，所述第二參考單元寫1，所述第一參考位線輸出參考信號，所述第二參考位線接低電平。4.根據權利要求2所述的讀參考電路，其特征在于，所述第一參考單元包括：第一MTJ單元，連接所述第一參考位線；第一晶體管，所述第一晶體管的第一電極連接所述第一MTJ單元，所述第一晶體管的第二電極連接所述參考源線和所述第二參考單元。5.根據權利要求4所述的讀參考電路，其特征在于，所述第二參考單元包括：第二MTJ單元，連接所述第二參考位線；第二晶體管，所述第二晶體管的第一電極連接所述第二MTJ單元，所述第二晶體管的第二電極連接所述參考源線和所述第一晶體管的第二電極。6.一種讀操作電路，其特征在于，包括：讀參考電路，用于提供參考信號，包括一個或多個并聯的參考模塊，所述參考模塊包括兩個串聯且寫入數據不同的第一參考單元和第二參考單元，所述第一參考單元、所述第二參考單元分別在進行寫操作和讀操作時的電流方向相同；數據通路，提供待讀取數據且輸出數據信號；放大電路，與所述參考電路和所述數據通路相連，...

【專利技術屬性】
技術研發人員：汪騰野，羅睿明，王韜，
申請(專利權)人：中芯國際集成電路制造上海有限公司，
類型：發明
國別省市：