半導(dǎo)體集成電路及其布局方法技術(shù)

本發(fā)明專利技術(shù)提供一種半導(dǎo)體集成電路及其布局方法。內(nèi)部電路（１５１）僅與內(nèi)部信號收發(fā)兩用電路（１０２）之間存在定時限制，與外部信號接收用電路（１０１）之間不存在定時限制。因此，外部信號接收用電路（１０１）可實(shí)現(xiàn)不受內(nèi)部電路（１５１）的定時限制的影響的布局配置。由此，外部信號接收用電路（１０１）可實(shí)現(xiàn)如縮短外部信號接收用電路（１０１）與外部時鐘端子（１５４）的距離、以及外部信號接收用電路（１０１）與外部數(shù)據(jù)端子（１５５）的距離，使得能夠滿足存在于外部信號接收用電路（１０１）與外部時鐘端子（１５４）或外部數(shù)據(jù)端子（１５５）之間的定時限制，從而能夠容易滿足在ＡＣ時鐘信號與ＡＣ數(shù)據(jù)信號之間產(chǎn)生的定時限制。

【技術(shù)實(shí)現(xiàn)步驟摘要】
【國外來華專利技術(shù)】
本專利技術(shù)涉及具有用于從外部輸入AC時鐘信號和AC數(shù)據(jù)信號的 電路的半導(dǎo)體集成電路以及該半導(dǎo)體集成電路的布局(layout)方法， 特別涉及用于容易滿足在AC時鐘信號和AC數(shù)據(jù)信號之間產(chǎn)生的定 時限制(timing constraint)的4支術(shù)。
技術(shù)介紹
在半導(dǎo)體集成電路中，從半導(dǎo)體集成電路的外部輸入時鐘信號和 數(shù)據(jù)信號，并在半導(dǎo)體集成電路內(nèi)使從外部輸入的數(shù)據(jù)信號與從外部 輸入的時鐘信號或在半導(dǎo)體集成電路內(nèi)部產(chǎn)生的時鐘信號同步來進(jìn) 行信號處理。因此，在該半導(dǎo)體集成電路中具有用于從半導(dǎo)體集成電 路的外部輸入時鐘信號和數(shù)據(jù)信號的電路。圖8是具有用于從半導(dǎo)體集成電路的外部輸入時鐘信號和數(shù)據(jù)信 號的電路的以往的半導(dǎo)體集成電路的結(jié)構(gòu)圖。在圖8中，ll是外部信 號接收用電路，51是內(nèi)部電路，52是AC時鐘信號布線，53是AC 數(shù)據(jù)信號布線，54是外部時鐘端子，55是外部數(shù)據(jù)端子，56是內(nèi)部 電路發(fā)送數(shù)據(jù)信號布線，57是內(nèi)部電路接收數(shù)據(jù)信號布線。AC數(shù)據(jù)信號布線53用于向外部信號接收用電路11傳送從外部 數(shù)據(jù)端子55輸入的AC數(shù)據(jù)信號。AC時鐘信號布線52用于向外部信號接收用電路11傳送從外部 時鐘端子54輸入的AC時鐘信號。內(nèi)部電路發(fā)送數(shù)據(jù)信號布線56用于向外部信號接收用電路11傳 送由內(nèi)部電^各51產(chǎn)生的內(nèi)部信號。內(nèi)部電路接收數(shù)據(jù)信號布線57用于向內(nèi)部電路51傳送外部信號 接收用電路11的輸出信號。外部信號接收用電路11將經(jīng)由AC數(shù)據(jù)信號布線53傳送的AC 數(shù)據(jù)信號和經(jīng)由內(nèi)部電路發(fā)送數(shù)據(jù)信號布線56傳送的內(nèi)部信號與經(jīng) 由AC時鐘信號布線52傳送的AC時鐘信號同步來進(jìn)行處理，并向內(nèi) 部電路51傳送輸出信號。在此，形成了與AC時鐘信號同步地處理AC數(shù)據(jù)信號的電路結(jié) 構(gòu)，因此，產(chǎn)生如下這樣的定時限制AC數(shù)據(jù)信號從半導(dǎo)體集成電 路外部輸入的定時與AC時鐘信號從半導(dǎo)體集成電路外部輸入的定時 相比，不能產(chǎn)生某一定量以上的大小的差。為了滿足該限制，必須將半導(dǎo)體集成電路布局成為使AC數(shù)據(jù)信 號通過的AC數(shù)據(jù)信號布線53的延遲時間與AC時鐘信號通過的AC 時鐘信號布線52的延遲時間之差在某一定量的大小以內(nèi)。但是近年來，半導(dǎo)體集成電路的微型化和高速化正在逐步發(fā)展。 因此，由于AC時鐘信號的頻率較高，AC時鐘信號和AC數(shù)據(jù)信號 之間所容許的定時誤差越來越小。而且，由制造上或電源噪聲等導(dǎo)致 信號質(zhì)量劣化而引起的延遲時間偏差越來越大，導(dǎo)致AC時鐘信號布 線52或AC數(shù)據(jù)信號布線53成為用于滿足AC時鐘信號與AC數(shù)據(jù) 信號之間所容許的定時誤差的半導(dǎo)體集成電路的布局工時和難度增 加的主要原因。因此，在以往的半導(dǎo)體集成電路中，通過進(jìn)行使外部信號接收用 電路11和外部數(shù)據(jù)端子55、以及外部信號接收用電路11和外部時鐘 端子54的距離縮短那樣的布局，從而能夠縮短AC數(shù)據(jù)信號布線53 的延遲時間和AC時鐘信號布線52的延遲時間，容易滿足存在于AC 時鐘信號和AC數(shù)據(jù)信號之間的定時限制(例如參照專利文獻(xiàn)1 )。專利文獻(xiàn)1:日本特開2001 - 67864號公報(第3頁)
技術(shù)實(shí)現(xiàn)思路
但是，外部信號接收用電路11為了與內(nèi)部電路51進(jìn)行數(shù)據(jù)信號 的收發(fā)，需要滿足與內(nèi)部電路51的定時限制。因此，外部信號接收 用電路11必須布局配置在能夠滿足與內(nèi)部電路51的定時限制和存在于AC時鐘信號和AC數(shù)據(jù)信號之間的定時限制這兩方的位置上。因此，外部信號接收用電路11受到與內(nèi)部電路51的定時限制的 影響，無法實(shí)施如使外部信號接收用電路11和外部數(shù)據(jù)端子55、以 及外部信號接收用電路11和外部時鐘端子54之間的距離縮短那樣的 布局配置，從而存在未減少用于滿足存在于AC時鐘信號和AC數(shù)據(jù) 信號之間的定時限制的半導(dǎo)體集成電路的布局工時和難度這樣的問 題。本專利技術(shù)是著眼于上述問題而完成的，其目的在于提供一種可以不 受與內(nèi)部電路的定時限制的影響而易于滿足在AC時鐘信號和AC數(shù) 據(jù)信號之間產(chǎn)生的定時限制的。為了解決該目的，本專利技術(shù)的半導(dǎo)體集成電路具有用于從外部輸入 AC時鐘信號和AC數(shù)據(jù)信號的電路，其特征在于，包括接收從上 述半導(dǎo)體集成電路的外部輸入的AC數(shù)據(jù)信號的外部信號接收用電 路；接收在上述半導(dǎo)體集成電路的內(nèi)部電路中產(chǎn)生的信號、和/或向上 述內(nèi)部電路發(fā)送信號的內(nèi)部信號收發(fā)兩用電路；用于將上述外部信號 接收用電路的輸出信號作為上述內(nèi)部信號收發(fā)兩用電路的輸入信號 來傳送的數(shù)據(jù)信號布線；以及用于向上述外部信號接收用電路和上述 內(nèi)部信號收發(fā)兩用電路提供從上述半導(dǎo)體集成電路的外部輸入的AC 時鐘信號的AC時鐘信號布線。另外，在上述半導(dǎo)體集成電路中，其特征在于，上述外部信號接 收用電路包括用于接收從上述半導(dǎo)體集成電路的外部輸入的上述AC 數(shù)據(jù)信號的外部信號接收用觸發(fā)器，由上述外部信號接收用觸發(fā)器鎖 存上述AC數(shù)據(jù)信號后的信號經(jīng)由上述數(shù)據(jù)信號布線而被發(fā)送到上述 內(nèi)部信號收發(fā)兩用電路，從上述半導(dǎo)體集成電路的外部輸入的上述 AC時鐘信號經(jīng)由上述AC時鐘信號布線而被提供給上述外部信號接 收用觸發(fā)器。另外，在上述半導(dǎo)體集成電路中，其特征在于，上述內(nèi)部信號收 信號接收用電路的輸出信號的內(nèi)部信號收發(fā)兩用觸發(fā)器，從上述半導(dǎo)體集成電路的外部輸入的上述AC時鐘信號經(jīng)由上述AC時鐘信號布 線而被提供給上述內(nèi)部信號收發(fā)兩用觸發(fā)器。另外，在上述半導(dǎo)體集成電路中，其特征在于，存在多個上述外 部信號接收用觸發(fā)器或上述內(nèi)部信號收發(fā)兩用觸發(fā)器、和上述數(shù)據(jù)信 號布線。另外，在上述半導(dǎo)體集成電路中，其特征在于，代替上述外部信 號接收用觸發(fā)器或上述內(nèi)部信號收發(fā)兩用觸發(fā)器而包括與時鐘信號 同步動作的電路或電路要素。另外，在上述半導(dǎo)體集成電路中，其特征在于，與上述外部信號部信號收發(fā)兩用電路連接的上述AC時鐘信號布線的時鐘等待時間短。另外，在上述半導(dǎo)體集成電路中，其特征在于，在連接著上述外 部信號接收用電路的輸出信號和上述內(nèi)部信號收發(fā)兩用電路的輸入 信號的上述數(shù)據(jù)信號布線上插入有定時張弛電路。另外，在上述半導(dǎo)體集成電路中，其特征在于，上述定時張弛電 路是使定時延遲的延遲緩沖器、反相鎖存器、反相觸發(fā)器中的任意一 個。另外，在上述半導(dǎo)體集成電路中，其特征在于，還包括可選擇多 個上述AC時鐘信號中的任意一個的外部信號接收用時鐘選擇器和內(nèi) 部信號收發(fā)兩用時鐘選擇器，上述外部信號接收用時鐘選擇器的輸出 信號被輸入到上述外部信號接收用電路，上述內(nèi)部信號收發(fā)兩用時鐘 選擇器的輸出信號被輸入到上述內(nèi)部信號收發(fā)兩用電路。另外，在上述半導(dǎo)體集成電路中，其特征在于，上述外部信號接 收用時鐘選擇器具有選擇在上述半導(dǎo)體集成電路的內(nèi)部產(chǎn)生的內(nèi)部 時鐘信號和多個上述AC時鐘信號中的任意 一個時鐘信號來提供給上 述外部信號接收用電路的功能，上述內(nèi)部信號收發(fā)兩用時鐘選擇器具 有選擇上述內(nèi)部時鐘信號和多個上述AC時鐘信號中的任意一個時鐘 信號來提供給上述內(nèi)部信號收發(fā)兩用電路的功能。另外，在上述半導(dǎo)體集成電路中，其特征在于，還包括多個上述外部信號接收用電路；和可選擇多個上述外部信號接收用電路的輸出 信號中的任意一個的外部信號接收選擇電路，其中，上述外部信號接 收選擇電路的輸出信號被輸入到上述內(nèi)部信號收發(fā)兩用電路。另外，本專利技術(shù)的半導(dǎo)體集成電路的布局方法是上述半導(dǎo)本文檔來自技高網(wǎng)...

【技術(shù)保護(hù)點(diǎn)】
一種半導(dǎo)體集成電路，具有用于從外部輸入ＡＣ時鐘信號和ＡＣ數(shù)據(jù)信號的電路，其特征在于，包括：　接收從上述半導(dǎo)體集成電路的外部輸入的ＡＣ數(shù)據(jù)信號的外部信號接收用電路；　接收在上述半導(dǎo)體集成電路的內(nèi)部電路中產(chǎn)生的信號、和／或向上述內(nèi)部電路發(fā)送信號的內(nèi)部信號收發(fā)兩用電路；　用于將上述外部信號接收用電路的輸出信號作為上述內(nèi)部信號收發(fā)兩用電路的輸入信號來傳送的數(shù)據(jù)信號布線；以及　用于向上述外部信號接收用電路和上述內(nèi)部信號收發(fā)兩用電路提供從上述半導(dǎo)體集成電路的外部輸入的ＡＣ時鐘信號的ＡＣ時鐘信號布線。

【技術(shù)特征摘要】
【國外來華專利技術(shù)】...

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：中村明博，
申請(專利權(quán))人：松下電器產(chǎn)業(yè)株式會社，
類型：發(fā)明
國別省市：JP[日本]