混合鎖存觸發(fā)器制造技術(shù)

本發(fā)明專利技術(shù)公開一種用于液晶顯示器驅(qū)動電路的混合鎖存觸發(fā)器，其包括一負脈沖產(chǎn)生器、一觸發(fā)單元和一緩存單元，該觸發(fā)單元包括一采樣單元和一保持單元，由于采用了負脈沖產(chǎn)生器，該采樣單元中采用的晶體管數(shù)量可以縮減到六個或七個，使本發(fā)明專利技術(shù)的混合鎖存觸發(fā)器具有結(jié)構(gòu)簡單、功耗低的特點，并且可通過使用雙沿觸發(fā)方式，可使該混合鎖存觸發(fā)器的數(shù)據(jù)傳輸容量增大一倍而不需改變時鐘的頻率。（*該技術(shù)在2024年保護過期，可自由使用*）

【技術(shù)實現(xiàn)步驟摘要】

本專利技術(shù)是關(guān)于一種觸發(fā)器，特別是關(guān)于一種混合鎖存觸發(fā)器。
技術(shù)介紹
目前薄膜晶體管液晶顯示器(TFT-LCD)已逐漸成為各種數(shù)字產(chǎn)品的標(biāo)準(zhǔn)輸出設(shè)備，但是需要設(shè)計適當(dāng)?shù)尿?qū)動電路來保證它穩(wěn)定工作。通常，液晶顯示器驅(qū)動電路可以被分為兩部分，即源極驅(qū)動電路與柵極驅(qū)動電路。源極驅(qū)動電路用于控制TFT-LCD每一像素單元的灰階，柵極驅(qū)動電路則用于控制每一像素單元的掃描。兩種驅(qū)動電路都應(yīng)用移位寄存器作為核心電路，而鎖存器與觸發(fā)器是用作移位寄存器的通常選擇。觸發(fā)器有許多種類型，例如SR觸發(fā)器、JK觸發(fā)器、D觸發(fā)器和T觸發(fā)器。其中，D觸發(fā)器最常用于移位寄存器中。因此，D觸發(fā)器也常作為核心電路用于TFT-LCD驅(qū)動電路中。但是現(xiàn)有技術(shù)的D觸發(fā)器具有許多缺點，如長穿透周期和時鐘訊號偏移，為此，業(yè)界專利技術(shù)一種混合鎖存觸發(fā)器(Hybrid LatchFlip-Flop，HLFF)以解決這些問題。《ISSCC技術(shù)論文摘要》1996年刊第138-139頁揭示如圖1所示的一種混合鎖存觸發(fā)器，該現(xiàn)有技術(shù)的混合鎖存觸發(fā)器100包括一反轉(zhuǎn)單元110、一觸發(fā)單元130和一緩存單元150、一時鐘輸入節(jié)點101、一數(shù)據(jù)輸入端103和一數(shù)據(jù)輸出端105。該觸發(fā)單元130包括一數(shù)據(jù)采樣單元140和一保持單元149。該反轉(zhuǎn)單元110包括一第一反相器111、一第二反相器112和一第三反相器113。其中，該第一反相器111的輸入端與時鐘信號節(jié)點101相連接，該第一反相器111的輸出端連接該第二反相器112的輸入端，該第二反相器112的輸出端連接該第三反相器113的輸入端，該第三反相器113的輸出端連接該觸發(fā)單元130。該數(shù)據(jù)采樣單元140包括4個正溝道金屬氧化半導(dǎo)體PMOS(Positive-Channel Metal Oxide Semiconductor)型晶體管(即一第一PMOS型晶體管131、一第二PMOS型晶體管132、一第三PMOS型晶體管133和一第四PMOS型晶體管134)和6個負溝道金屬氧化半導(dǎo)體NMOS(Negative-Channel Metal Oxide Semiconductor)型晶體管(即一第一NMOS型晶體管141、一第二NMOS型晶體管142、一第三NMOS型晶體管143、一第四NMOS型晶體管144、一第五NMOS型晶體管145和一第六NMOS型晶體管146)，其中，該第一、二、三、四PMOS型晶體管131、132、133、134的源極都連接一電源節(jié)點104(即源極電壓VDD節(jié)點)。該第一PMOS型晶體管131的柵極，第一NMOS型晶體管141柵極和第四NMOS型晶體管144的柵極都連接時鐘信號輸入端101，第二PMOS型晶體管132的柵極和第二NMOS型晶體管142的柵極都連接該數(shù)據(jù)輸入端103。第三反相器113的數(shù)據(jù)輸出端連接第三NMOS型晶體管143的柵極、第六NMOS型晶體管146的柵極和第三PMOS型晶體管133的柵極。第一PMOS型晶體管131的漏極分別連接第一NMOS型晶體管141的漏極、第二PMOS型晶體管132的漏極、第三PMOS型晶體管133的漏極、第四PMOS型晶體管134的柵極、第五NMOS型晶體管145的柵極。第一NMOS型晶體管141的源極連接第二NMOS型晶體管142的漏極。第二NMOS型晶體管的源極連接第三NMOS型晶體管的漏極。第四PMOS型晶體管134的漏極連接第四NMOS型晶體管144的漏極。第四NMOS型晶體管144的源極連極到第五NMOS型晶體管145的漏極。第五NMOS型晶體管的源極連接第六NMOS型晶體管146的漏極。第三NMOS型晶體管143和第六NMOS型晶體管146的源極都接地(零伏特)。該保持單元149包括一第四反相器147和一第五反相器148。其中，第四反相器147的輸入端和第五反相器148的輸出端連接第四PMOS型晶體管134的漏極，同時第四反相器147的輸出端和第五反相器148的輸入端連接緩存單元150。該緩存單元150包括一第六反相器151。其中，第六反相器151輸入端連接第四反相器147的輸出端，第六反相器151輸出端連接數(shù)據(jù)輸出端105。工作時，提供一時鐘信號給時鐘信號輸入端101，當(dāng)鐘信號是低電壓時，第一NMOS型晶體管141和第四NMOS型晶體管144關(guān)閉，第一PMOS型晶體管131開啟。反轉(zhuǎn)單元110中三個反相器轉(zhuǎn)換時鐘信號的低電壓成為高電壓，該高電壓使第三NMOS型晶體管143和第六NMOS型晶體管146開啟，且第三PMOS型晶體管133關(guān)閉。則如圖1所示的節(jié)點V1的電壓被充電成高電壓VDD，該電壓關(guān)閉第PMOS型晶體管134，保持?jǐn)?shù)據(jù)輸出端105的電壓值不變。時鐘信號上升沿到來時，第一NMOS型晶體管141和第四NMOS型晶體管144開啟，第三NMOS型晶體管143和第六NMOS型晶體管146延遲開啟狀態(tài)一段時間，該一段時間由反轉(zhuǎn)單元110的延遲時間決定。假設(shè)數(shù)據(jù)輸入端103此時是低電壓，則第二PMOS型晶體管132開啟，節(jié)點V1被充電成高電壓VDD，第五NMOS型晶體管145開啟，且第PMOS型晶體管134關(guān)閉，第PMOS型晶體管134源極通過第四、第五和第六NMOS型晶體管144、145和146接地放電為零伏特。另一種情況，假設(shè)數(shù)據(jù)輸入端103此時是高電壓，第二NMOS型晶體管142開啟，第二PMOS型晶體管132關(guān)閉，V1節(jié)點通過第四、第五和第六NMOS型晶體管144、145和146接地放電為零伏特，因V1是低電壓則第五NMOS型晶體管145關(guān)閉，第PMOS型晶體管134開啟，第PMOS型晶體管134的漏極輸出高電壓到保持單元149，上述的時間段內(nèi)，該觸發(fā)單元130視為開啟，數(shù)據(jù)輸入端103的數(shù)據(jù)可以被采樣且鎖存。一旦圖1中所示節(jié)點CKDB轉(zhuǎn)為低電壓是低電壓后，V1與數(shù)據(jù)輸入端的連接減弱，該觸發(fā)單元130視為關(guān)閉態(tài)。時鐘下降沿后第一PMOS型晶體管131始終開啟且保持節(jié)點V1的電壓是高電壓VDD，數(shù)據(jù)輸入端103的數(shù)據(jù)不能被采樣。圖2所示是圖1中混合鎖存觸發(fā)器的工作時序圖，其中V(D)、V(CLOCK)和V(Q)分別代表圖1中數(shù)據(jù)輸入端103、時鐘信號輸入端101和數(shù)據(jù)輸出端105處的電壓波型圖。如圖1和圖2所示，數(shù)據(jù)輸出端105于Tn時間前是低電壓，時鐘上升沿時間Tn時處，數(shù)據(jù)輸入端103是高電壓，數(shù)據(jù)輸入端103的高電壓被采樣且輸出，數(shù)據(jù)輸出端105從低電壓轉(zhuǎn)變?yōu)楦唠妷骸n+1時間前，數(shù)據(jù)輸入端103是低電壓，數(shù)據(jù)輸出端105是高電壓，Tn+1時，數(shù)據(jù)輸入端的低電壓被采樣且輸出，數(shù)據(jù)輸出端105從高電壓轉(zhuǎn)變?yōu)榈碗妷骸n+2前數(shù)據(jù)輸入端103是低電壓，數(shù)據(jù)輸出端105同是低電壓，Tn+2時，數(shù)據(jù)輸入端103的低電壓被采樣，數(shù)據(jù)輸出端105保持為低電壓。Tn+3前數(shù)據(jù)輸入端103是高電壓，數(shù)據(jù)輸出端105是低電壓，Tn+3時，數(shù)據(jù)輸入端103的高電壓被采樣，數(shù)據(jù)輸出端105從低電壓轉(zhuǎn)變?yōu)楦唠妷海琓n+4前數(shù)據(jù)輸入端103是高電壓，數(shù)據(jù)輸出端105同是高電壓，Tn+4時，數(shù)據(jù)輸入端103的高電壓被采樣，數(shù)據(jù)輸出端105保持為高電壓。Tn+5前數(shù)據(jù)輸入端103是低電壓，數(shù)據(jù)輸出端105是高電壓，Tn+5時，數(shù)據(jù)輸入端10本文檔來自技高網(wǎng)...

【技術(shù)保護點】
一種混合鎖存觸發(fā)器，包括：一時鐘信號輸入端；一負脈沖產(chǎn)生器，該負脈沖產(chǎn)生器和該時鐘信號輸入端連接，該時鐘信號輸入端提供時鐘信號給該負脈沖產(chǎn)生器；一觸發(fā)單元，該觸發(fā)單元包括一采樣單元和一保持單元，該保持單元和采樣單元連 接，同時該采樣單元和該負脈沖產(chǎn)生器連接，該負脈沖產(chǎn)生器提供脈沖信號給該觸發(fā)單元；一緩存單元，該緩存單元和該保持單元連接；一數(shù)據(jù)輸入端，該數(shù)據(jù)輸入端和該采樣單元連接，該數(shù)據(jù)輸入端提供數(shù)據(jù)信號給該觸發(fā)單元；一數(shù)據(jù)輸出端， 該數(shù)據(jù)輸出端和緩存器連接，輸出信號。

【技術(shù)特征摘要】

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：謝朝樺，彭家鵬，
申請(專利權(quán))人：鴻富錦精密工業(yè)深圳有限公司，群創(chuàng)光電股份有限公司，
類型：發(fā)明
國別省市：94[中國|深圳]