【技術實現步驟摘要】
總的來說，本專利技術涉及的是可編程邏輯陣列，尤其是涉及帶有在對輸入信號進行譯碼并對輸出信號進行編碼之前予充電小項導線及輸出導線的予充電電路的自定時可編程邏輯陣列。由于人們已經在使用大規模和超大規模集成(“LSI”和“VLSI”)電路技術制作數字集成電路，所以對于實現控制邏輯電路來說，可編程邏輯陣列已成為普通的技術手法了，如象很多狀態序列發生器和狀態譯碼器，以及以前采用組合邏輯實現的一些電路。可編程邏輯陣列接收多個輸入信號，并且根據保持輸入信號模式及求反輸入信號模式來產生多個具有經選擇的信號保持模式及信號求反模式的輸出信號。輸入信號的編碼，即所保持的及所求反的特定的輸入信號，確定輸出信號的編碼。把可編程邏輯陣列劃分成兩部分或兩個“面”。一個起譯碼作用，另一個起編碼作用。這兩部分是通過多條導線相連接的。我們把這些導線稱作為“小項”導線。譯碼部分接收輸入信號，并且根據這些輸入信號的編碼使啟動一個或幾個小項導線。依次使啟動這些小項導線，在所選擇的模式中使得編碼器保持該輸出信號或求反該輸出信號。包含有譯碼器面的這些電路完成AND(與)的功能，從而使啟動每個小項導線。每個AND(與)電路接收經選擇的輸入信號的原碼或補碼。根據予先確定的編碼，僅選擇那些特定的小項導線，也就是說，這些小項導線同其余的相比具有不同的狀態(高電平或低電平)。包含有編碼器面的電路有效地執行OR(或)功能，同時通過執行OR(或)功能的一個電路驅動每個輸出線。到每個OR(或)電路上去的那些輸入信號就是在那些小項導線上來自譯碼器部分的信號。當選擇小項導線時，連接到小項導線上的OR(或)電路確立輸出線的狀...
【技術保護點】
一個可編程邏輯陣列包括通過由多個小項導線連接的輸入譯碼器部分和輸出編碼器部分；該輸入譯碼器響應于多個輸入信號的編碼進行選擇小項導線；而輸出編碼器部分傳送每一個在各個輸出位線上的多個輸出信號；并由所選擇的小項導線確定編碼；Ａ．該輸入譯碼器 部分包括多個譯碼器級，每一級都連接到上述接有小項導線的結點上，至少有一部分上述譯碼器級包括一個連接到上述各個結點的控制晶體管，用以在一個輸入信號的控制下進行上述小項導線選擇的控制；Ｂ．該輸出編碼器部分包括多個級，每一級都連接到上述接有輸 出導線的結點上，至少有一部分級包括至少一個連接到上述各個結點的控制晶體管，用以在響應于上述小項導線的選擇之中在其輸出導線上進行輸出信號的控制；該可編程邏輯陣列還包括用于向各個結點予先充電的予充電裝置，將上述每一個控制晶體管都接在上述各個 結點和開關裝置之間，并且具有響應于上述各個輸入信號或者上述各個小項導線選擇進行控制的一個控制端；該開關裝置響應于用來有選擇地使啟動這些控制晶體管的使啟動信號。
【技術特征摘要】
US 1986-7-2 881079中，就其實質精神提出了本發明。本發明的上述優點及其進一步的優越性通過參閱以下結合附圖的說明將可以得到更好的了解。附圖中描述了根據本發明構成的可編程邏輯陣列的電路圖。參閱附圖，根據本發明構成的可編程邏輯陣列10包括有通過多個小項導線16A至16K連接到編碼器部分14上去的譯碼器部分12。譯碼器部分根據在輸入線19A至19N上接收到的譯碼輸入信號進行操作。每個譯碼輸入信號DEC INP O至DEC INP N表示通過上一級電路(未示出)耦聯到該可編程邏輯陣列上去的輸入信號INP O至X(未示出)中一個輸入信號的原碼或補碼，從而相應于此，使啟動輸出信號OUT O至OUT M的產生。譯碼器部分12根據特定的DEC INP O至DEC INP N譯碼輸入信號的編碼，來選擇恰當的小項導線16A至16K。也就是說，根據DEC INP O至DEC INP N譯碼輸入信號認定的模式，來選擇一個或幾個小項導線16A至16K，該模式表示相應的來自上一級電路所連接著的輸入信號INP O至X的保持模式及求反模式。在可編程邏輯陣列中往往出現這種情況，不論一個輸入信號或多個輸入信號的狀態如何，都可以選擇一個小項導線，我們把這樣的信號稱為“非競爭”信號。該小項導線的選擇使啟動該編碼器部分，從而在輸出位線20A至20M上產生出多個輸出信號OUT O至OUT M，同時產生出具有經選擇的保持信號及求反信號進行編碼的輸出信號。我們可以把輸出信號OUT O至OUT M用來控制下一級電路(未示出)。可編碼邏輯陣列10還包括有完成若干功能的自定時電路18。首先，在線22上由PRECHARGE信號起動的予充電階段期間里，該自定時電路18使其譯碼器部分12及編碼器部分14全部截止。在該予定充電階段期間里，把小項導線16A至16K及輸出導線20A至20M充電到對于相繼而后的那些階段來說的一個高電平上。該予充電階段之后，根據DEC ENB譯碼使啟動信號，該自定時電路使啟動譯碼器部分12，從而根據其DEC INP O至N的譯碼輸入信號來選擇恰當的小項導線16A至16K。在這個時間里，該自定時電路18將編碼器部分14維持在截止狀態上。將這些小項導線進行選擇之后，再將其恰當的信號傳送到編碼器部分14，并使它們穩定下來，該自定時電路18在線23A上產生一個ENC ENB編碼使啟動信號。這個信號使啟動其編碼器部分14，從而對所選擇的輸出位線20A至20M進行供電，按照由經選擇了的小項導線所確定的那樣產生出輸出信號OUT O至OUT M的模式。最后，該自定時電路18在傳送到電路(未示出)上去的線23B上產生出一個OUT ENB輸出使啟動信號。這個電路再采用輸出信號OUT O至OUT M指示哪些是有效的并且是可以使用的輸出信號。對于小項導線來說，通過所連接著的予充電緩沖器電路22A至22K將每個小項導線16A至16K進行予充電;對于輸出位線來說，通過所連接著的予充電緩沖器電路24A至24M將每個輸出位線20A至20M進行予充電。在自定時電路18中，也給出了予充電緩沖器電路26A及26B用來予充電線23A及23B。根據PRECHARGE予充電使啟動信號起動這些予充電緩沖器電路，從而予充電該自定時電路18中的線22及23。由于每個予充電緩沖器電路都是一樣的，因此以下我們只將詳細說明予充電緩沖器電路26A。開始，在予充電階段期間，DEC ENB譯碼使啟動信號及ENC ENB編碼使啟動信號都是負向的，因而使晶體管28及30截止。在譯碼及編碼階段期間，晶體管28及30是可以工作的，從而按照以下描述得那樣，分別使啟動其譯碼部分12及編碼部分14。由于在予充電階段之前，一開始該PRECHARGE信號是負向的，因此使得予充電緩沖器電路26A中的晶體管32截止。當把該PRECHARGE信號建立起來的時候，則晶體管32導通，并使得電流從電源Vdd流向該自定時電路18中的結點A。在結點A上進行充電，也就是對結點A上連有的多個晶體管33A至33I的漏極電容進行充電。于是，將結點A充電到近似于電源電壓，但又小于晶體管32閾值壓降的一個電平上。同樣，用予充電緩沖器電路26B實現的充電，也是對連有多個晶體管35A至35J的漏極電容進行充電。按照以下描述的那樣，選擇晶體管33A至33I及35A至35J的數目。在予充電階段結束時，該PRECHARGE信號反向;因而，晶體管32截止。予充電緩沖電路26A包括在結點A和電源之間通過負載晶體管34和耗盡型晶體管36構成的直接非開關通路。晶體管36對結點A給出一個弱靜電上拉，用以阻止在予充電階段剛剛完成以后和可編程邏輯陣列其隨后的工作階段開始以前由于結點A的電平下降而引起結點A上的泄漏電流。負載晶體管34的作用實質上如同一個負載電阻，并且在其柵極與源極端之間給出一個閾值電壓降。該電壓降確保結點A的電平最高達到電源Vdd的電平，最少達到晶體管34柵極與源極之間的電壓降。這就使得當下拉器件(例如以下要提及的晶體管28)僅是從一個較低的電平而不是從電源電壓Vdd下拉時，在相繼的工作階段期間內，提高了電路的運算速度。然而，如下所述，當在予充電以后的階段期間內晶體管28導通時，晶體管34和36則不能保持結點A處于高電平。自定時電路18也包括晶體管38和40。將這兩個晶體管分別連接在電源Vdd和晶體管28漏極結點B以及晶體管30漏極結點C之間。在予充電階段期間，晶體管38和40的柵極由PRECHARGE信號激勵使得晶體管能分別在結點B和C上予先充電。譯碼器部分12包括50A-50K多個級，在該譯碼器部分的賦值階段期間里，將其每一級連接通，并且控制由16A至16K的小項導線中的一個小項導線。每一級都是相同的。因此，我們將只詳細描述級50A。級50A包括在結點D和自定時電路18中結點B之間并聯連接的多個晶體管52A-52N，并且予充電緩沖電路22A和小項導線16A也連接到結點D上。由DEC INP O到DEC INP N的譯碼輸入信號中的一個信號來控制晶體管52A-52N中的每一個晶體管。和通常一樣，級50A-50K中的這些晶體管不可能接受DEC INP O到N的所有信號。通過以下的描述將可以更清楚地了解到如何選擇在任一級中所接受的DEC INP O到N的信號。在譯碼階段之前，把控制該級的DEC INP O至DECINP N信號中的一些信號加到52A至52N的若干晶體管上。如果所加的DEC INP O至N信號中的任一個信號是高電平的話，那么52A至52N中相應的晶體管則處于使啟動狀態。但由于晶體管28處于截止狀態，于是結點B處于高電壓狀態，所以沒有一個晶體管實際上被接通或導通。當在譯碼階段期間，晶體管28響應DEC ENB信號而導通時，則將由各個DEC INP信號使啟動的晶體管52A-52N導通。在譯碼階段期間，如果52A-52N中的任一個晶體管導通的話，則結點D通過晶體管28對地放電，從而使小項導線16A拉到低電平。而后，級50A響應耦合到它上面去的DEC INP O至N的信號執行NOR(或非)功能;如果耦合到該級的由DEC INP O至DEC INP N譯碼輸入信號中的任何一個信號是高電平的話，則把小項O線16A拉到低電壓狀態。如在梅德(C.Mead)和肯衛(L.Conway)的“VLSI系統的介紹”(Addison-Wesley，1980，第79-82頁)中所述，通過對耦合到該級的信號INP O至X和信號DEC INP O至N在原碼與補碼之間相聯的適當選擇，級50A依據信號INP O...
【專利技術屬性】
技術研發人員：羅伯特C羅斯，賈殊佩特爾，
申請(專利權)人：數字設備公司，
類型：發明
國別省市：US[美國]
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。