信號處理電路和方法技術

描述一種諸如數模轉換器（ＤＡＣ）那樣的信號處理電路中的與編碼無關的開關的方法和設備，其提供與編碼無關的開關動作。導引單元接收在數據區間上定義的數字數據輸入信號，并且產生多個代表性模擬輸出信號。對于每一數據區間來說，每一模擬輸出信號基本上僅取決于數字數據輸入信號的當前狀態，而與數字數據輸入信號的任一先前狀態無關。另外，除模擬輸出信號之外的信號處理電路基本上擺脫了與數據相關的干擾。（*該技術在2024年保護過期，可自由使用*）

【技術實現步驟摘要】
【國外來華專利技術】
本專利技術總的來說涉及電子信號處理，具體而言，涉及數模信號轉換。
技術介紹
在電子電路中，當動態范圍增加和/或當最小可檢測信號減少時，噪聲成為更加重要的限制因素。混合數模信號應用中的一個特殊的噪聲源是不同數字信號(數據和時鐘)的關鍵模擬信號路徑上的影響。一個常用的這種關鍵模擬信號路徑是由控制元件開關或導引(steering)模擬參考信號，所述控制元件本身通過數字控制信號觸發。在物理實現的系統中，不可能將這些數字控制信號與它們所控制的模擬信號完全隔離，這是因為經由所述模擬信號控制元件相耦合，并且也因為數字電路消耗隨時間變化的功率并導致隨時間變化的負載、IR降低以及電荷注入，又引起整個信號處理電路的相互影響。這些影響導致參考信號、電源電壓、偏置電平、時鐘相位、轉移相位以及基片效應的改變，它們又破壞了正被處理的期望的模擬信號。由于不可避免的寄生現象和非理想化的電路，這會導致與數據相關的負載和偽耦合信號調制。在該方式中，數字信號增加了模擬信號的噪聲和/或失真。與上述因素有關的信號處理電路的一個實例是電流導引數模轉換器(DAC)，其將數字數據流輸入轉換為相應的模擬信號輸出。圖1示出了典型的一比特電流導引DAC單元100的一部分，其中數字數據流施加到同步數字輸出鎖存器101。在現實的應用中，在產生這種數字數據流的過程中包含了相當多的數字處理，但是在DAC的上下文中，不需要描述先前所述的數字電路。當鎖存器101被計時時，D輸入上存在的數據被傳送到Q輸出，并且所述數據的補碼被傳送到Q輸出。對于多比特系統來說，并行排列多個單元100以便共享公共輸出端裝置。鎖存器101的輸出控制開關驅動器102，所述開關驅動器102又操作差動開關對103，所述差動開關對103控制從公共源節點提供的恒流源。對于鎖存器101的輸出上存在的特定的邏輯狀態來說，所述開關對103的一個開關將處于導通狀態，而另一開關將處于斷開狀態。當輸出鎖存器101上的邏輯狀態改變時，開關對103中開關的開關狀態也相應改變。無論開關對103的哪一個開關處于導通狀態，都將經由模擬輸出電阻105(其通常是分離的客戶應用的一部分)中的一個為恒流源104提供一個電流通路。所以，在輸出端106產生模擬信號輸出信號。理論上，這樣的電流控制DAC 100能夠工作在任一頻率上，以提供對應于數字數據輸入的模擬輸出。現實中，系統中始終存在誤差和噪聲，誤差和噪聲的影響隨著頻率而增加。這些影響可能是與編碼相關的并且導致模擬輸出信號的失真。美國專利6,344,816的圖8提供了一種減少與編碼相關的噪聲的方法，其描述了增加一個與輸出鎖存器101并聯的稱為“偽鎖存器”的附加的時鐘電路。不以任何方式來使用偽鎖存器的自身輸出，而是連接所述偽鎖存器和輸出鎖存器101，并且操作它們，使得在時鐘信號的每一周期，鎖存器中的一個將改變狀態，而另一鎖存器不會改變。所以，如果輸出鎖存器101隨數據信號而改變了狀態，那么偽鎖存器保持其邏輯狀態，并且如果輸出鎖存器101隨未改變的數據信號而保持了其本身的邏輯狀態恒定，那么偽鎖存器將改變邏輯狀態。根據美國專利6,344,816，該裝置在與數據信號邏輯狀態無關的時鐘信號上保持了恒定負載。專利6,344,816中沒有不存在暗示其教導可以擴展到關注的時鐘信號之外。
技術實現思路
本專利技術的實施例將注意力放在信號處理電路中提供與編碼無關的開關動作的方法和設備。所述信號處理電路例如可以是數模轉換器(DAC)，如電流導引DAC。通過在數據路徑上放置匹配于負載的多個元件，能夠建立這樣的拓撲結構，其中通過上述任一機制所產生的干擾在每一時鐘周期期間相等，從而從該相互作用中去除了任何基本數據相關。這意味著，相對于時鐘頻率，對于在尼奎斯特帶寬或以下的頻率，不存在電源電壓和電流、參考信號、偏置、電荷注入或襯底影響的偏移(shifting)，從而消除該形式的模擬信號惡化。在一個具體的實施例中，導引單元接收在數據區間上定義的數字數據輸入信號，并且產生多個代表性模擬輸出信號。對于每一數據區間來說，每一模擬輸出信號基本上僅取決于數字數據輸入信號的當前狀態，而與數字數據輸入信號的任一先前狀態無關。另外，除模擬輸出信號之外的信號處理電路基本上擺脫了與數據相關的干擾。在一個具體實施例中，所述導引單元包括四個并聯開關，被設置成兩個開關對，每一對具有一個公共源節點，第一輸入節點控制第一漏節點，第二輸入節點控制第二漏節點。在該設置中(i)開關對的公共源節點耦合在一起，(ii)開關對的第一漏節點耦合在一起，以及(iii)開關對的第二漏節點耦合在一起并且與第一漏節點相分開。在進一步的實施例中，數字數據輸入信號與控制所述數據區間的時鐘信號相關聯，并且所述開關以交錯開關的方式操作，以至于(i)在時鐘信號的奇數周期期間，第一開關對代表數字數據輸入信號并且第二開關對是斷開的，以及(ii)在時鐘信號的偶數周期期間，第一開關對是斷開的并且第二開關對代表數字數據輸入信號。在另一實施例中，數字數據輸入信號與控制所述數據區間的時鐘信號相關聯，并且所述開關以雙采樣開關方式操作，以至于(i)當時鐘信號為邏輯高時，第一開關對代表數字數據輸入信號并且第二開關對是斷開的，以及(ii)當時鐘信號為邏輯低時，第一開關對是斷開的并且第二開關對代表數字數據輸入信號。實施例可以包括用于每一開關的單元譯碼器，用于產生開關輸入節點控制信號以響應數字數據輸入信號。所述單元譯碼器包括數據屏蔽(masking)塊，相對于時鐘信號的相位而屏蔽數字數據輸入信號；數據同步塊，用于將被屏蔽的數字數據信號與所述時鐘信號同步；以及開關驅動器塊，用于耦合被同步的和被屏蔽的數字數據信號輸出以作為開關輸入節點控制信號。它們可以使用靜態或動態邏輯設備。實施例可以進一步包括電流源，用于向所述導引單元提供恒定的電流源，其中所述電流源基本上擺脫了數據相關干擾；電壓源，用于提供至少一個恒定電壓，其中電壓源基本上擺脫了與數據相關的干擾；參考信號電路，用于提供至少一個參考信號，其中參考信號電路基本上擺脫了與數據相關的干擾。電路襯底，用于提供物理電路結構，其中電路襯底基本上擺脫了與數據相關的干擾。附圖說明通過參考下面結合附圖而進行的詳細的描述，本專利技術將更加容易理解，其中圖1示出了典型的現有技術電流導引DAC。圖2示出了根據本專利技術的一個實施例的導引單元。圖3A和3B示出了圖2中導引單元的各種相關的波形。圖4示出了根據本專利技術一個具體實施例的單個導引單元的基本結構。圖5示出了根據本專利技術另一具體實施例的單個導引單元。圖6是根據一個具體實施例的圖5中的單元譯碼邏輯塊的示意圖。圖7示出了與圖5中描述的實施例相關的各種波形。圖8示出了用于根據圖3B的雙采樣波形方案的單元譯碼邏輯示意圖。具體實施例方式美國專利6,344,816通過使用“偽平衡”的方法而僅防止了DAC時鐘電路中的與編碼相關的噪聲。本專利技術的實施例采用“真平衡”方法以避免整個信號處理電路而非僅僅時鐘電路中的與編碼相關的干擾。這包括設計電路操作以利用恒定數量的開關動作來代替默認的(tolerating)與編碼相關的開關動作。真平衡電路將恒定負載和平衡的益處從時鐘線(其是專利6,344,816中偽平衡所達到的程度)擴展到包括模擬電源、參考信號電路本文檔來自技高網...

【技術保護點】
一種信號處理電路，其包括：　　　　導引單元，具有在數據區間上定義的數字數據輸入信號，并且產生多個代表性模擬輸出信號；　　　　其中，對于每一數據區間來說，每一模擬輸出信號基本上僅取決于數字數據輸入信號的當前狀態，而與數字數據輸入信號的任一先前狀態無關，并且　　　　其中除模擬輸出信號之外的信號處理電路基本上擺脫了與數據相關的干擾。

【技術特征摘要】
【國外來華專利技術】...

【專利技術屬性】
技術研發人員：貝恩德謝佛，
申請(專利權)人：模擬設備公司，
類型：發明
國別省市：US[美國]