用于將高頻數字輸入信號數模轉換成載頻模擬輸出信號的裝置制造方法及圖紙

用于數模轉換的裝置具有帶有至少一個第一延遲元件的延遲設備，其中，必要時其它的延遲元件彼此相繼串聯地連接在第一延遲元件之后。數字輸入信號一方面接通到第一延遲元件的輸入端上，而另一方面接通到第一Ｄ／Ａ轉換器的輸入端上。第一延遲元件在輸出側與分配給它的其它Ｄ／Ａ轉換器的輸入端相連接。必要時其它的延遲元件分別在輸出側與分配給各個延遲元件的其它Ｄ／Ａ轉換器的輸入端相連接。在輸出側逐級地如此來匯總所有的Ｄ／Ａ轉換器，使得所有Ｄ／Ａ轉換器的輸出信號形成模擬輸出信號。如此來給每個Ｄ／Ａ轉換器分配一個專門的系數，而給每個延遲元件分配一個專門的延遲時間，使得實現一種濾波器特性。（*該技術在2023年保護過期，可自由使用*）

【技術實現步驟摘要】
【國外來華專利技術】
本專利技術涉及一種用于將高頻數字輸入信號數模轉換成載頻模擬輸出信號的裝置。已公開了用于生成寬帶載頻輸出信號的體系結構，其中，在低的頻段中借助數模轉換器將數字輸入信號轉換成模擬信號，隨后借助一個或多個混頻器級來變換成載頻輸出信號。此外公開了數模轉換器體系結構，其中，在沒有其它的頻率變換的情況下，從高頻數字輸入信號中生成載頻輸出信號。在此，載頻模擬輸出信號除了所希望的載頻之外，也具有不希望有的載頻，這些不希望有的載頻可能由不理想的數字輸入信號或由不同的不希望的調制機制產生。在所述的體系結構中，始終需要在輸出側布置具有高品質的昂貴的濾波器或具有高線性度的混頻器，這些濾波器或混頻器應分別調諧到所希望的載頻范圍。在所希望的載頻范圍變換時，必須成本昂貴地更換這些濾波器或混頻器。因此，本專利技術的任務是，如此來構成一種用于數模轉換的裝置，使得它沒有大的工作量就可以調諧到不同的載頻范圍。通過權利要求1所述的特征來解決本專利技術的任務。在從屬權利要求中說明了本專利技術的有利的改進方案。用于數模轉換的本專利技術的裝置具有集成的濾波器特性，由此節省了在輸出側的昂貴的混頻器或濾波器。它由多個彼此平行布置的D/A轉換器組成，其中，給各個D/A轉換器分別分配了專門的系數。因此能夠實現與所希望的載頻范圍的最佳匹配。本專利技術的裝置可以調諧到不同的載頻范圍，其方式是相應地改變D/A轉換器的時鐘頻率。根據本專利技術，通過選擇專門分配給D/A轉換器的系數和專門分配給延遲元件的延遲時間，特別優選地實現一種FIR濾波器特性，或將其集成在裝置中。彼此相繼的系數相當于具有所希望的濾波器特性的濾波器的脈沖響應采樣。由此與沒有濾波器特性的實現形式相比較，載頻輸出信號具有更高的頻譜純度。借助時鐘信號的時鐘頻率，可以標度(skalierbar)根據本專利技術集成的FIR濾波器特性。該FIR濾波器特性可以從A/D轉換器的時鐘頻率中導出，或是與它等同的。由于時鐘頻率大多與載頻成比例地改變，所以在本專利技術中自動實現了濾波器特性的匹配。在所希望的載頻范圍改變時，通過時鐘頻率相應地重新調節FIR濾波器特性。取消了硬件部件的更換。如果FIR濾波器系數的精度和數量符合新的移動無線電標準的要求，則可以通過時鐘頻率來直接轉接頻率范圍，其中，可以借助軟件實現轉接。本專利技術的裝置對于任意的載頻范圍能夠實現通過預濾波來顯著地減小濾波工作量。與相應的功率輸出級一起能夠實現在發送機側舍棄高品質的頻率特定的濾波器。借助本專利技術的裝置尤其可以容易地抑制由∑Δ轉換器形成的輸入信號的量化噪聲。通過每個D/A轉換器每個數據或比特輸出的信號形式可以影響本專利技術的裝置的濾波器功能。借助合適的信號形式，諸如由每個數據的多個脈沖所組成的多重脈沖，可以有針對性地改善濾波器功能。以下借助附圖來詳述本專利技術的實施例。其中附圖說明圖1展示了用于數模轉換的本專利技術裝置的方框電路圖，和與圖1相比較，圖2展示了用于數模轉換的本專利技術裝置的一個實施例。圖1展示了用于數模轉換的本專利技術裝置的方框電路圖。高頻數字輸入信號DE一方面到達延遲設備VZ上，而另一方面到達轉換設備WD上。延遲設備VZ具有n個串聯地彼此相鄰連接的延遲元件VG1，VG2，VG3，...，VGn，給這些延遲元件分別分配了一個專門的延遲時間τ1，τ2，τ3，...，τn。延遲元件VG1至VGn中的每個單個的延遲元件在輸出側分別與延遲設備VZ的一個輸出端VA1，VA2，VA3，...，VAn相連接。通過這些輸出端VA1至VAn中的每一個輸出端，一個分別分配給該輸出端的、由各自的延遲元件VG1至VGn形成的延遲信號VS1，VS2，VS3，...，VSn分別到達轉換設備WD的一個輸入端WE1，WE2，WE3，...，WEn上。轉換設備WD總共具有n+1個彼此平行布置的D/A轉換器W0，W1，...，Wn。第一D/A轉換器W0通過轉換設備WD的輸入端WE0獲得數字輸入信號DE作為輸入信號。另外的n個D/A轉換器通過相應地分配的輸入端WE1至WEn獲得延遲信號VS1至VSn作為輸入信號。給轉換設備WD的n+1個D/A轉換器WE0至WEn中的每個單個的D/A轉換器分別分配一個專門的系數k0，k1，...，kn。在輸出側，例如借助n個加法設備AE1，AE2，...，AEn匯總各個D/A轉換器W0至Wn。借助加法設備AE1至AEn，將n+1個D/A轉換器的n+1個輸出信號AS0，AS1，...，ASn累加成一個載頻模擬輸出信號AA。要注意的是，在D/A轉換時，在各自的D/A轉換器W0至Wn中用分別分配的系數k0至kn來加權數字輸入信號DE和VS1至VSn。在此，如此來確定D/A轉換器W0至Wn的系數k0至kn和延遲元件VG1至VGn的延遲時間τ1至τn，使得用于數模轉換的本專利技術的裝置具有所希望的FIR濾波器特性。與圖1相比較，圖2展示了用于數模轉換的本專利技術裝置的一個實施例。各個D/A轉換器W0至Wn被實現為1比特D/A轉換器，而延遲元件VG1至VGn被實現為D鎖存器。利用時鐘信號CLK不僅對D/A轉換器W0至Wn而且對延遲元件VG1至VGn計時。在第一D鎖存器或第一延遲元件VG1的D輸入端上接通數字輸入信號DE。在輸出側，第一延遲元件VG1通過它的Q輸出端與下一個延遲元件VG2的D輸入端相連接，等等。通過時鐘信號CLK，分配給各個延遲元件VG1至VGn的專門的延遲時間τ1至τn，像這里示出的那樣，相當于該時鐘信號CLK的半個節拍周期，該時鐘信號CLK同樣施加在D/A轉換器W0至Wn上。每個單個的延遲元件或D鎖存器分別延遲半個節拍周期。但是也可以將該時鐘信號CLK的節拍周期的較小部分用于延遲元件VG1至VGn。由此能夠實現與所希望的濾波器特性的脈沖響應的更精細匹配。因而又倍增了濾波器特性的尼奎斯特頻率，并且抑制了混淆(Alias)效應。借助決定輸出信號AS0至ASn大小的基準電流源ki*Iref(其中i＝0至n)，來調節分別分配給各個D/A轉換器W0至Wn的系數k0至kn。如果為了實現FIR濾波器特性而在系數k0至kn上需要負的系數，則在有關的D/A轉換器上調換相應的輸出端。針對系數k2和kn示范性地展示了這一點。與D/A轉換器W1相比較，在相應的D/A轉換器W2和Wn上已互換了輸出端的連接(請分別參閱細節D)。D/A轉換器W0至Wn的輸出信號AS0至ASn同時被累加，并且形成模擬輸出信號AA。在本專利技術中也可以寬帶地構成高頻數字輸入信號DE。權利要求1.用于將高頻數字輸入信號(DE)數模轉換成載頻模擬輸出信號(AA)的裝置，-其中，延遲設備(VZ)具有至少一個第一延遲元件(VG1)，而其它的延遲元件(VG2，...，VGn)彼此相繼串聯地連接在所述的第一延遲元件之后，-其中，所述的數字輸入信號(DE)一方面接通到所述的第一延遲元件(VG1)的輸入端上，而另一方面接通到第一D/A轉換器(W0)的輸入端上，-其中，所述的第一延遲元件(VG1)在輸出側與分配給它的另一個D/A轉換器(W1)的輸入端相連接，并且必要時每個其它的延遲元件(VG2，...，VGn)在輸出側與分配給所述各個延遲元件(VG2，...，VGn)的其它D/A轉換器(W2，...，Wn)的輸入端相連接，-其中，在輸出側逐級地如此來本文檔來自技高網...

【技術保護點】
用于將高頻數字輸入信號（ＤＥ）數模轉換成載頻模擬輸出信號（ＡＡ）的裝置，－其中，延遲設備（ＶＺ）具有至少一個第一延遲元件（ＶＧ１），而其它的延遲元件（ＶＧ２，…，ＶＧｎ）彼此相繼串聯地連接在所述的第一延遲元件之后，－其中，所 述的數字輸入信號（ＤＥ）一方面接通到所述的第一延遲元件（ＶＧ１）的輸入端上，而另一方面接通到第一Ｄ／Ａ轉換器（Ｗ０）的輸入端上，－其中，所述的第一延遲元件（ＶＧ１）在輸出側與分配給它的另一個Ｄ／Ａ轉換器（Ｗ１）的輸入端相連接，并且必 要時每個其它的延遲元件（ＶＧ２，…，ＶＧｎ）在輸出側與分配給所述各個延遲元件（ＶＧ２，…，ＶＧｎ）的其它Ｄ／Ａ轉換器（Ｗ２，…，Ｗｎ）的輸入端相連接，－其中，在輸出側逐級地如此來匯總所有Ｄ／Ａ轉換器（Ｗ０，…，Ｗｎ），使得所有Ｄ／Ａ 轉換器（Ｗ０，…，Ｗｎ）的輸出信號（ＡＳ０，…，ＡＳｎ）形成所述的模擬輸出信號（ＡＡ），以及－其中，給每個Ｄ／Ａ轉換器（Ｗ０，…，Ｗｎ）分配一個專門的系數（ｋ０，…，ｋｎ），而給每個延遲元件（ＶＧ１，…，ＶＧｎ）分配一個專門的延遲時 間（τ１，…，τｎ），用于實現一種濾波器特性。...

【技術特征摘要】
【國外來華專利技術】...

【專利技術屬性】
技術研發人員：A福赫斯，B耶隆內克，G沃爾夫，
申請(專利權)人：西門子公司，
類型：發明
國別省市：DE[德國]