電子器件的制造方法和電子器件技術

本申請涉及電子器件的制造方法和電子器件。蒸鍍掩模組具備：第1蒸鍍掩模，其具有沿不同的兩個方向排列的兩個以上的第1貫通孔；第2蒸鍍掩模，其具有沿不同的兩個方向排列的兩個以上的第2貫通孔；和第3蒸鍍掩模，其具有兩個以上的第3貫通孔。在將第1蒸鍍掩模、第2蒸鍍掩模和第3蒸鍍掩模重合時，第1貫通孔與第2貫通孔或第3貫通孔部分重疊。孔或第3貫通孔部分重疊。孔或第3貫通孔部分重疊。

【技術實現步驟摘要】
電子器件的制造方法和電子器件
[0001]本申請是分案申請，其原申請的中國國家申請號為202010077646.5，申請日為2020年01月31日，專利技術名稱為“蒸鍍掩模組、電子器件的制造方法和電子器件”。


[0002]本申請的實施方式涉及電子器件的制造方法和電子器件。

技術介紹

[0003]智能手機、平板電腦等便攜式設備中使用的顯示裝置優選為高精細，例如優選像素密度為400ppi以上。另外，對于便攜式設備，應對超高分辨率的需要也正在提高。在超高分辨率的情況下，顯示裝置的像素密度例如優選為800ppi以上。
[0004]顯示裝置之中，有機EL顯示裝置由于響應性好、耗電低、對比度高而受到關注。作為形成有機EL顯示裝置的像素的方法，已知有下述方法：使用形成有貫通孔的蒸鍍掩模，形成像素或電極。例如，首先，準備以與像素對應的圖案形成有陽極的基板。接著，藉由蒸鍍掩模的貫通孔使有機材料附著于陽極上，在陽極上形成有機層。接著，藉由蒸鍍掩模的貫通孔使導電性材料附著于有機層上，在有機層上形成陰極。
[0005]現有技術文獻
[0006]專利文獻
[0007]專利文獻1：日本特開2000
?
82582號公報

技術實現思路

[0008]專利技術所要解決的課題
[0009]有機EL顯示裝置等電子器件的陰極不僅形成于在沿著基板的法線方向觀察時與陽極和有機層重疊的部分，有時還形成于不與陽極和有機層重疊的部分。陰極的面積越大，則陰極的電阻越低，電氣特性越高。另一方面，陰極的面積越大，則包含基板、陽極、有機層和陰極的電子器件中的透光率越低。
[0010]本申請的實施方式的目的在于提供一種能夠有效解決這種課題的蒸鍍掩模組。
[0011]用于解決課題的手段
[0012]本申請的一個實施方式的蒸鍍掩模組具備：第1蒸鍍掩模，其具有沿不同的兩個方向排列的兩個以上的第1貫通孔；第2蒸鍍掩模，其具有沿不同的兩個方向排列的兩個以上的第2貫通孔；和第3蒸鍍掩模，其具有兩個以上的第3貫通孔。在將第1蒸鍍掩模、第2蒸鍍掩模和第3蒸鍍掩模重合時，第1貫通孔與第2貫通孔或第3貫通孔部分重疊。
[0013]專利技術效果
[0014]在本申請的至少一個實施方式中，能夠調整形成于基板的電極的電阻和面積。
附圖說明
[0015]圖1是示出使用本申請的一個實施方式的蒸鍍掩模組制作的電子器件的一例的截
面圖。
[0016]圖2是將圖1的電子器件的元件放大示出的截面圖。
[0017]圖3是示出形成有第1電極的狀態的基板的一例的俯視圖。
[0018]圖4是示出形成有第1電極和通電層的狀態的基板的一例的俯視圖。
[0019]圖5是示出形成有第1電極、通電層和第2電極的第1層的狀態的基板的一例的俯視圖。
[0020]圖6是示出形成有第1電極、通電層、第2電極的第1層和第2電極的第2層的狀態的基板的一例的俯視圖。
[0021]圖7是示出具備蒸鍍掩模裝置的蒸鍍裝置的圖。
[0022]圖8是示出蒸鍍掩模裝置的俯視圖。
[0023]圖9是將具備第1蒸鍍掩模的蒸鍍掩模裝置放大示出的俯視圖。
[0024]圖10是將具備第2蒸鍍掩模的蒸鍍掩模裝置放大示出的俯視圖。
[0025]圖11是示出蒸鍍掩模的截面結構的一例的圖。
[0026]圖12是示出第1蒸鍍掩模的一例的俯視圖。
[0027]圖13是將圖12的第1蒸鍍掩模放大示出的俯視圖。
[0028]圖14是示出第2蒸鍍掩模的一例的俯視圖。
[0029]圖15是將圖14的第2蒸鍍掩模放大示出的俯視圖。
[0030]圖16是示出將第1蒸鍍掩模與第2蒸鍍掩模重疊時的圖。
[0031]圖17是示出形成有第1通電層、第2通電層和第3通電層的狀態的基板的一例的俯視圖。
[0032]圖18是示出在第1通電層、第2通電層和第3通電層上形成有第2電極的狀態的基板的一例的俯視圖。
[0033]圖19是沿著圖18的電子器件的XIX
?
XIX線的截面圖。
[0034]圖20是沿著圖18的電子器件的XX
?
XX線的截面圖。
[0035]圖21是沿著圖18的電子器件的XXI
?
XXI線的截面圖。
[0036]圖22是示出第1蒸鍍掩模的一例的俯視圖。
[0037]圖23是示出第2蒸鍍掩模的一例的俯視圖。
[0038]圖24是示出第3蒸鍍掩模的一例的俯視圖。
[0039]圖25是示出將第1蒸鍍掩模、第2蒸鍍掩模和第3蒸鍍掩模重疊時的圖。
[0040]圖26是示出第1蒸鍍掩模的一例的俯視圖。
[0041]圖27是示出第2蒸鍍掩模的一例的俯視圖。
[0042]圖28是示出第3蒸鍍掩模的一例的俯視圖。
[0043]圖29是示出將第1蒸鍍掩模、第2蒸鍍掩模和第3蒸鍍掩模重疊時的圖。
[0044]圖30是示出具備第1通電層、第2通電層和第3通電層的電子器件的一例的俯視圖。
[0045]圖31是沿著圖30的電子器件的XXXI
?
XXXI線的截面圖。
[0046]圖32是示出第1蒸鍍掩模的一例的俯視圖。
[0047]圖33是示出第2蒸鍍掩模的一例的俯視圖。
[0048]圖34是示出第3蒸鍍掩模的一例的俯視圖。
[0049]圖35是示出將第1蒸鍍掩模、第2蒸鍍掩模和第3蒸鍍掩模重疊時的圖。
[0050]圖36是示出形成有第1通電層、第2通電層和第3通電層的狀態的基板的一例的俯視圖。
[0051]圖37是示出在第1通電層、第2通電層和第3通電層上形成有第2電極的狀態的基板的一例的俯視圖。
[0052]圖38是沿著圖36的電子器件的XXXVIII
?
XXXVIII線的截面圖。
[0053]圖39是示出第1蒸鍍掩模的一例的俯視圖。
[0054]圖40是示出第2蒸鍍掩模的一例的俯視圖。
[0055]圖41是示出第3蒸鍍掩模的一例的俯視圖。
[0056]圖42A是示出將第1蒸鍍掩模、第2蒸鍍掩模和第3蒸鍍掩模重疊時的圖。
[0057]圖42B是示出將第1蒸鍍掩模、第2蒸鍍掩模和第3蒸鍍掩模重疊時的圖。
[0058]圖43是示出在第1通電層、第2通電層和第3通電層上形成有第2電極的狀態的基板的一例的俯視圖。
[0059]圖44是沿著圖43的電子器件的XXXXIV
?
XXXXIV線的截面圖。
[0060]圖45是示出第1蒸鍍掩模的一例的俯視圖。
[0061]圖46是示出第2蒸鍍掩模的一例的俯視圖。
[0062]圖47是示出第3蒸鍍掩模的一例的俯視圖。
[0063]圖48A是示出將第1蒸鍍掩模、第2蒸鍍掩模和第3蒸鍍掩模重疊時的圖。...

【技術保護點】

【技術特征摘要】
1.一種電子器件的制造方法，該電子器件的制造方法具備在基板上的第1電極上的通電層上使用蒸鍍掩模組形成第2電極的第2電極形成工序，所述蒸鍍掩模組具備：第1蒸鍍掩模，其具有沿不同的兩個方向排列的兩個以上的第1貫通孔；第2蒸鍍掩模，其具有沿不同的兩個方向排列的兩個以上的第2貫通孔；和第3蒸鍍掩模，其具有兩個以上的第3貫通孔，在將所述第1蒸鍍掩模、所述第2蒸鍍掩模和所述第3蒸鍍掩模重合時，所述第1貫通孔與所述第2貫通孔或所述第3貫通孔部分重疊，所述第2電極形成工序具備：通過使用所述第1蒸鍍掩模的蒸鍍法形成所述第2電極的第1層的工序；通過使用所述第2蒸鍍掩模的蒸鍍法形成所述第2電極的第2層的工序；和通過使用所述第3蒸鍍掩模的蒸鍍法形成所述第2電極的第3層的工序。2.一種電子器件，該電子器件具備：第1電極，其位于基板上；兩個以上的通電層，它們位于所述第1電極上并沿不同的兩個方向排列；和兩個以上的第2電極，其位于所述通電層上，所述第2電極具備：沿不同的兩個方向排列的兩個以上的第1層、沿不同的兩個方向排列的兩個以上的第2層、和兩個以上的第3層，所述第1層與所述第2層或所述第3層部分重疊。3.如權利要求2所述的電子器件，其中，兩個以上的所述第1層包含：兩個以上的電極第1基本區域，它們沿不同的兩個方向排列；和兩個以上的電極第1擴張區域，它們按照與所述第2層或所述第3層部分重疊的方式從所述電極第1基本區域延伸出。4.如權利要求3所述的電子器件，其中，兩個以上的所述第2層包含沿不同的兩個方向排列的兩個以上的電極第2基本區域、和從所述電極第2基本區域延伸出的兩個以上的電極第2擴張區域，或者，兩個以上的所述第3層包含沿不同的兩個方向排列的兩個以上的電極第3基本區域、和從所述電極第3基本區域延伸出的兩個以上的電極第3擴張區域，兩個以上的所述電極第1擴張區域的至少一部分與所述電極第2擴張區域或所述電極第3擴張區域整體或部分重疊。5.如權利要求4所述的電子器件，其中，所述電極第2擴張區域或所述電極第3擴張區域中的與所述電...

【專利技術屬性】
技術研發人員：樋口拓也，落合洋光，岡宏樹，
申請(專利權)人：大日本印刷株式會社，
類型：發明
國別省市：