用于三五族半導體外延生長的圖案化硅襯底的制備方法技術

本發明專利技術公開了一種用于三五(III

【技術實現步驟摘要】
用于三五族半導體外延生長的圖案化硅襯底的制備方法


[0001]本專利技術屬于半導體
，特別涉及一種用于三五(III
?
V)族半導體外延生長的圖案化硅襯底的制備方法。

技術介紹

[0002]當代半導體行業正在尋求制造集成電路的新方法，以提高器件的性能并降低成本；其中，硅集成電路技術在集成度、可靠性、速度、功耗等方面受到了工藝問題和物理問題的限制，傳統通過減小器件尺寸來增加集成度的方法遇到了瓶頸，具有高遷移率溝道的器件成為了研究熱點。由于III
?
V族半導體材料相較于Si而言具有極高的電子遷移率，用其代替Si溝道來制備高遷移率器件以提升器件速度被廣泛研究。
[0003]在Si襯底上外延生長高質量III
?
V族半導體薄膜是制備Si基高遷移率器件的前提，然而在Si襯底上直接進行異質外延生長高質量III
?
V族半導體，例如磷化銦(InP)，具有較大挑戰性，這是因為InP與Si的晶格失配和熱膨脹失配會導致在異質外延時產生大量的位錯，會降低器件的性能；同時，由于III
?
V半導體是極性的，在非極性的Si襯底上生長時，它們之間的界面會出現反相疇、反相疇邊界以及晶體缺陷等，這些都會影響外延薄膜的質量。
[0004]綜上，如何在Si襯底上進行高質量III
?
V族半導體的異質外延是亟需解決的技術問題。

技術實現思路

[0005]本專利技術的目的在于提供一種用于三五族半導體外延生長的圖案化硅襯底的制備方法，以解決上述存在的一個或多個技術問題。本專利技術的方法制備的圖案化硅襯底，可用于進行外延生長單晶的III
?
V族半導體薄膜，能夠有效地抑制III
?
V族半導體/Si界面的位錯，III
?
V族半導體薄膜的結晶情況較好，整體質量得到了極大的改善，可為制備Si基的高遷移率器件提供了前提。
[0006]為達到上述目的，本專利技術采用以下技術方案：
[0007]本專利技術提供的一種用于三五族半導體外延生長的圖案化硅襯底的制備方法，包括以下步驟：
[0008]在預獲取的硅襯底上制備掩膜層，獲得制備有掩膜層的硅襯底；其中，所述預獲取的硅襯底的面外取向為001并向硅的110方向斜切3
°
～10
°
；
[0009]基于預設圖案刻蝕所述制備有掩膜層的硅襯底中的掩膜層，形成第一溝槽；其中，刻蝕的深度與所述掩膜層的厚度相同；所述預設圖案包括條帶狀、網格狀和圓孔狀圖案中的一種或多種；
[0010]基于所述第一溝槽，腐蝕所述制備有掩膜層的硅襯底中的硅襯底，形成第二溝槽并露出硅的111面；其中，所述第二溝槽為倒金字塔型；
[0011]清洗以去除第二溝槽內的氧化物，制備獲得用于三五族半導體外延生長的圖案化
硅襯底。
[0012]本專利技術制備方法的進一步改進在于，在所述制備獲得用于三五族半導體外延生長的圖案化硅襯底后，還包括：將制備獲得的用于三五族半導體外延生長的圖案化硅襯底存放于真空腔中。
[0013]本專利技術制備方法的進一步改進在于，所述掩膜層材料為氧化硅或氮化硅。
[0014]本專利技術制備方法的進一步改進在于，所述掩膜層的厚度為50nm～1000nm。
[0015]本專利技術制備方法的進一步改進在于，所述條帶狀圖案的方向與110方向有15
°
的夾角，條帶狀溝槽的寬度為0.5μm～2μm，不同溝槽之間相互平行且間距2μm～3μm。
[0016]本專利技術制備方法的進一步改進在于，所述網格狀圖案為兩個方向的互相交錯的條帶狀溝槽，其中一個方向的條帶狀溝槽與110方向的夾角為15
°
，另一個方向的條帶狀溝槽與110方向的夾角為105
°
～120
°
，溝槽的寬度為0.5μm～2μm，溝槽之間的距離為2μm～3μm。
[0017]本專利技術制備方法的進一步改進在于，所述圓孔狀圖案為連續排成列的圓孔，成列的圓孔之間相互平行；成列的圓孔與110方向的夾角為15
°
，圓孔的直徑為0.5μm～1μm，圓孔的距離為1μm～2μm。
[0018]本專利技術制備方法的進一步改進在于，所述基于所述第一溝槽，腐蝕所述制備有掩膜層的硅襯底中的硅襯底的過程中，腐蝕時使用的腐蝕液為氫氧化鉀溶液，腐蝕溫度為50℃～70℃。
[0019]本專利技術制備方法的進一步改進在于，所述清洗以去除第二溝槽內的氧化物的過程中，清洗時使用的清洗液為氫氟酸溶液。
[0020]與現有技術相比，本專利技術具有以下有益效果：
[0021]本專利技術提供的制備方法，限制III
?
V族半導體從溝槽中開始生長，將III
?
V族半導體與Si之間的失配位錯與反相疇邊界截止在絕緣介質層的壁上；使用的具有特殊圖案的Si襯底(其溝槽寬度為亞微米級)，能夠提升在該襯底上生長的III
?
V族半導體的質量；使用倒金字塔型溝槽技術控制III
?
V族半導體從Si的111面的方向開始生長，提供了具有獨特極性的表面，能夠更加有效地抑制III
?
V族半導體/Si界面的位錯；使用的向特殊方向斜切的硅襯底能夠抑制反相疇的產生。本專利技術的方法，將以上技術結合制備而成的圖案化Si襯底能夠在其上外延生長高質量的、缺陷較少的單晶III
?
V族半導體薄膜，為制備Si基的高遷移率器件提供了前提。
附圖說明
[0022]為了更清楚地說明本專利技術實施例或現有技術中的技術方案，下面對實施例或現有技術描述中所需要使用的附圖做簡單的介紹；顯而易見地，下面描述中的附圖是本專利技術的一些實施例，對于本領域普通技術人員來說，在不付出創造性勞動的前提下，還可以根據這些附圖獲得其他的附圖。
[0023]圖1是本專利技術實施例的一種用于三五族半導體外延生長的圖案化硅襯底的制備方法的流程示意圖；
[0024]圖2是本專利技術實施例的圖案化襯底中，一種條帶狀圖案襯底的掃描電子顯微鏡(SEM)二次電子測試結果示意圖；
[0025]圖3是本專利技術實施例的圖案化襯底中，一種網格狀圖案襯底的SEM二次電子測試結
果示意圖；
[0026]圖4是本專利技術實施例的圖案化襯底中，一種圓孔狀圖案襯底的SEM二次電子測試結果示意圖；
[0027]圖5是本專利技術實施例的三五(III
?
V)族半導體外延生長步驟中，在條帶狀圖案襯底中進行磷化銦(InP)的選擇性生長之后，得到的SEM二次電子測試結果示意圖；解釋性的，基于圖5可以發現，使用本專利技術提出的圖案化襯底可以實現InP的選擇性生長，限制其在Si溝槽中開始生長；
[0028]圖6是本專利技術實施例的III
?
V族半導體外延生長步驟中，在網格狀圖案襯底中進行InP的選擇性生長之后，得到的SEM二次電子測試結果示意圖；解釋本文檔來自技高網...

【技術保護點】

【技術特征摘要】
1.一種用于三五族半導體外延生長的圖案化硅襯底的制備方法，其特征在于，包括以下步驟：在預獲取的硅襯底上制備掩膜層，獲得制備有掩膜層的硅襯底；其中，所述預獲取的硅襯底的面外取向為001并向硅的110方向斜切3
°
～10
°
；基于預設圖案刻蝕所述制備有掩膜層的硅襯底中的掩膜層，形成第一溝槽；其中，刻蝕的深度與所述掩膜層的厚度相同；所述預設圖案包括條帶狀、網格狀和圓孔狀圖案中的一種或多種；基于所述第一溝槽，腐蝕所述制備有掩膜層的硅襯底中的硅襯底，形成第二溝槽并露出硅的111面；其中，所述第二溝槽為倒金字塔型；清洗以去除第二溝槽內的氧化物，制備獲得用于三五族半導體外延生長的圖案化硅襯底。2.根據權利要求1所述的一種用于三五族半導體外延生長的圖案化硅襯底的制備方法，其特征在于，在所述制備獲得用于三五族半導體外延生長的圖案化硅襯底后，還包括：將制備獲得的用于三五族半導體外延生長的圖案化硅襯底存放于真空腔中。3.根據權利要求1所述的一種用于三五族半導體外延生長的圖案化硅襯底的制備方法，其特征在于，所述掩膜層材料為氧化硅或氮化硅。4.根據權利要求1所述的一種用于三五族半導體外延生長的圖案化硅襯底的制備方法，其特征在于，所述掩膜層的厚度為50nm～1000nm。5.根據權利要求1所述的一種用于三五族半導體外延生長的圖案化硅襯底的制備方法，其特征在于，所述條帶狀圖...

【專利技術屬性】
技術研發人員：牛剛，郭業軒，代立言，孫延笑，武和平，
申請(專利權)人：西安交通大學，
類型：發明
國別省市：