一種從同步數字傳送體系中恢復E3/T3支路信號的裝置及方法制造方法及圖紙

本發明專利技術涉及一種從同步數字傳送體系中恢復Ｅ３／Ｔ３支路信號的裝置及方法。尤其涉及一種從同步數字傳送體系接收帶有間隔的信息數據，恢復出小抖動、無間隔的Ｅ３／Ｔ３支路信號的裝置及方法。采用本發明專利技術的技術方案，在從同步數字傳送體系信號中恢復出Ｅ３／Ｔ３支路信號時，只要求輸入低速時鐘，省略了對高速時鐘的要求（如１５５Ｍｂｉｔ／ｓ時鐘），簡化了電路設計，根據位調節和指針調節產生的原因不同，采用不同泄露控制電路，減少統一泄露時的相互影響。另一方面，由于采取了兩級先入先出的緩存控制電路，將泄露控制和時鐘去抖動電路分開，提高了時鐘恢復電路的跟蹤速度和帶寬，使恢復出的時鐘信號的抖動大大減少。（*該技術在2023年保護過期，可自由使用*）

【技術實現步驟摘要】

【技術保護點】
一種從同步數字傳送體系中恢復Ｅ３／Ｔ３支路信號的裝置，其特征在于該裝置包括：　　　　字節數據合成電路，用于接收同步數字傳送體系的信號，產生帶大間隔８位字節的數據信息；　　　　低速時鐘產生電路，用于產生低速時鐘信號，所述時鐘信號的速率低于同步Ｅ３或Ｔ３支路信號對應時鐘信號的速率；　　　　鎖相環電路，與低速時鐘產生電路相連接，用于對接收的所述低速時鐘信號進行速率轉換和相位跟蹤，產生與Ｅ３／Ｔ３支路信號速率相同的時鐘信號；　　　　第一級先入先出緩存電路，與低速時鐘產生電路、字節數據合成電路相連接，用于在所述低速時鐘信號控制下存儲所述帶大間隔的８位字節數據信息；　　　　緩存器讀取控制電路，與第一級先入先出緩存電路、低速時鐘產生電路、鎖相環電路和字節數據合成電路相連接，用于產生一個周期可變的時鐘信號來控制第一級先入先出緩存電路所存儲的所述帶大間隔的８位字節數據信息的讀出，所讀出的數據是帶小間隔的８位字節數據信息，所述周期可變的時鐘信號是基于對所述帶大間隔的８位字節數據信息存在的指針調整和位調整的統計數值而產生的包含７、８或９個所述鎖相環電路產生的時鐘信號的時鐘周期的時鐘信號；　　　　第二級先入先出緩存電路，與第一級先入先出緩存電路相連接，用于根據所述周期可變的時鐘信號存儲第一級先入先出緩存電路讀出的帶小間隔的８位字節數據信息；　　　　緩存器空滿測量電路，與緩存器讀取控制電路、第二級先入先出緩存電路和壓控振蕩電路相連接，用于接收所述周期可變的時鐘信號和壓控振蕩電路產生的Ｅ３／Ｔ３支路信號對應的時鐘信號，產生一個顯示第二級先入先出緩存電路空滿狀態的電壓指示信號；　　　　壓控振蕩電路，與緩存器空滿測量電路相連接，用于接收緩存器空滿測量電路產生的空滿狀態的電壓指示信號，產生與Ｅ３／Ｔ３支路信號對應的時鐘信號，所述產生與Ｅ３／Ｔ３支路信號對應的時鐘信號控制第二級先入先出緩存電路產生無間隔的Ｅ３／Ｔ３支路信號。...

【技術特征摘要】

【專利技術屬性】
技術研發人員：劉峰，
申請(專利權)人：中興通訊股份有限公司，
類型：發明
國別省市：94[中國|深圳]