電子設(shè)備及其制造方法技術(shù)

本發(fā)明專利技術(shù)提供了一種包括半導(dǎo)體存儲器的電子設(shè)備以及用于制造該電子設(shè)備的方法。一種電子設(shè)備包括半導(dǎo)體存儲器，該半導(dǎo)體存儲器包括：第一線；第二線，該第二線被設(shè)置在第一線之上以與第一線間隔開；可變電阻層，該可變電阻層被設(shè)置在第一線與第二線之間；第一電極層，該第一電極層被設(shè)置在第一線與可變電阻層之間；以及第一氧化物層，該第一氧化物層被設(shè)置在可變電阻層與第一電極層之間，其中，第一電極層包括摻雜有第一元素的第一碳材料，以及其中，第一氧化物層包括第一元素的第一氧化物。第一氧化物層包括第一元素的第一氧化物。第一氧化物層包括第一元素的第一氧化物。

【技術(shù)實現(xiàn)步驟摘要】
電子設(shè)備及其制造方法
[0001]相關(guān)申請的交叉引用
[0002]本申請要求2021年4月09日提交的申請?zhí)枮?0
?
2021
?
0046531的韓國專利申請的優(yōu)先權(quán)，其通過引用整體合并于此。


[0003]本專利文件涉及存儲電路(memory circuit)或存儲器件以及它們在電子設(shè)備或電子系統(tǒng)中的應(yīng)用。

技術(shù)介紹

[0004]近來，隨著電器趨于小型化、低功耗、高性能、多功能等，在本領(lǐng)域中已亟需在諸如計算機、便攜式通信設(shè)備等的各種電器中能夠儲存信息的半導(dǎo)體器件，并且已經(jīng)對該半導(dǎo)體器件進行了研究。這種半導(dǎo)體器件可以利用根據(jù)所施加的電壓或電流而在不同電阻狀態(tài)之間切換的特性來儲存數(shù)據(jù)，例如，RRAM(電阻式隨機存取存儲器)、PRAM(相變隨機存取存儲器)、FRAM(鐵電隨機存取存儲器)、MRAM(磁性隨機存取存儲器)、電熔絲等。

技術(shù)實現(xiàn)思路

[0005]本專利文件中公開的技術(shù)包括能夠改善半導(dǎo)體存儲器的操作特性并基本上防止工藝缺陷的電子設(shè)備及其制造方法的各種實施例。
[0006]在一個實施例中，一種電子設(shè)備包括半導(dǎo)體存儲器，該半導(dǎo)體存儲器包括：第一線；第二線，所述第二線被設(shè)置在所述第一線之上以與所述第一線間隔開；可變電阻層，所述可變電阻層被設(shè)置在所述第一線與所述第二線之間；第一電極層，所述第一電極層被設(shè)置在所述第一線與所述可變電阻層之間；以及第一氧化物層，所述第一氧化物層被設(shè)置在所述可變電阻層與所述第一電極層之間，其中，所述第一電極層包括摻雜有第一元素的第一碳材料，以及其中，所述第一氧化物層包括所述第一元素的第一氧化物。
[0007]在另一個實施例中，一種用于制造包括半導(dǎo)體存儲器的電子設(shè)備的方法包括：在襯底之上形成第一電極層和第一氧化物層；以及在所述第一氧化物層之上形成可變電阻層，其中，形成所述第一電極層和所述第一氧化物層的步驟包括：形成包括摻雜有第一元素的第一碳材料的初始第一電極層；以及通過用含氧的等離子體或氣體處理所述初始第一電極層的一部分來形成包括所述第一元素的第一氧化物的所述第一氧化物層。
附圖說明
[0008]圖1A和圖1B是示出根據(jù)本公開的一個實施例的半導(dǎo)體存儲器的視圖。
[0009]圖2是示出根據(jù)本公開的一個實施例的形成半導(dǎo)體存儲器的中間電極層和第一氧化物層的工藝的視圖。
[0010]圖3是示出根據(jù)本公開的一個實施例的形成半導(dǎo)體存儲器的第二氧化物層和上電極層的工藝的視圖。
[0011]圖4是示出根據(jù)本公開的另一實施例的半導(dǎo)體存儲器的視圖。
[0012]圖5是示出根據(jù)本公開的另一實施例的半導(dǎo)體存儲器的視圖。
[0013]圖6是示出根據(jù)本公開的另一實施例的半導(dǎo)體存儲器的視圖。
[0014]圖7是基于所公開的技術(shù)實現(xiàn)存儲電路系統(tǒng)(memory circuitry)的微處理器的配置圖的示例。
[0015]圖8是基于所公開的技術(shù)實現(xiàn)存儲電路系統(tǒng)的處理器的配置圖的示例。
[0016]圖9是基于所公開的技術(shù)實現(xiàn)存儲電路系統(tǒng)的系統(tǒng)的配置圖的示例。
[0017]圖10是基于所公開的技術(shù)實現(xiàn)存儲電路系統(tǒng)的存儲系統(tǒng)的配置圖的示例。
具體實施方式
[0018]在下文中，將參考附圖詳細描述本公開的各種實施例。
[0019]附圖不一定按比例繪制。在某些情況下，附圖中至少某些結(jié)構(gòu)的比例可能被夸大以更清楚地圖示所描述的實施例的某些特征。在提出多層結(jié)構(gòu)中具有兩層或更多層的附圖或描述中的特定示例時，所示出的這些層的相對位置關(guān)系或這些層的布置順序反映了所描述示例或所圖示示例的具體實施方式，并且不同的相對位置關(guān)系或布置這些層的不同順序是可能的。此外，多層結(jié)構(gòu)的描述示例或圖示示例可以不反映存在于特定多層結(jié)構(gòu)內(nèi)的所有層(例如，一個或更多個附加層可以存在于兩個圖示層之間)。作為具體示例，當(dāng)所描述或圖示的多層結(jié)構(gòu)中的第一層被稱為在第二層“上”或“之上”或在襯底“上”或“之上”時，第一層可以直接形成在第二層或襯底上，但也可以表示在第一層與第二層或襯底之間可以存在一個或更多個其他中間層的結(jié)構(gòu)。
[0020]圖1A和圖1B是示出根據(jù)本公開的一個實施例的半導(dǎo)體存儲器的視圖。圖1A是平面圖，并且圖1B是沿圖1A的線A
?
A
′
和B
?
B
′
截取的截面圖。
[0021]參考圖1A和圖1B，根據(jù)本實施例的半導(dǎo)體存儲器可以包括：襯底100；第一線110，該第一線110形成在襯底100之上并且每個第一線在第一方向上延伸；第二線120，該第二線120形成在第一線110之上以與第一線110間隔開，并且每個第二線在與第一方向交叉的第二方向上延伸；以及存儲單元130，該存儲單元130被設(shè)置在第一線110與第二線120之間的第一線110和第二線120的交叉點(intersection)處。
[0022]襯底100可以包括諸如硅等的半導(dǎo)體材料。可以在襯底100中形成下部結(jié)構(gòu)(未示出)。例如，襯底100可以包括電連接到第一線110和/或第二線120以控制這些線的驅(qū)動電路(未示出)。
[0023]第一線110和第二線120中的每一個可以包括各種導(dǎo)電材料，例如，諸如鉑(Pt)、鎢(W)、鋁(Al)、銅(Cu)和鉭(Ta)等的金屬，諸如氮化鈦(TiN)和氮化鉭(TaN)的金屬氮化物，或它們的組合，并且可以具有單層結(jié)構(gòu)或多層結(jié)構(gòu)。第一線110和第二線120可以分別連接到存儲單元130的下端部和上端部，并且可以將電壓或電流傳輸?shù)酱鎯卧?30以驅(qū)動存儲單元130。當(dāng)?shù)谝痪€110用作字線時，第二線120可以用作位線。相反，當(dāng)?shù)谝痪€110用作位線時，第二線120可以用作字線。
[0024]存儲單元130可以包括可變電阻元件，該可變電阻元件通過根據(jù)施加到第一線110和第二線120的電壓或電流而在不同電阻狀態(tài)之間切換來儲存不同的數(shù)據(jù)。作為示例，在平面圖中，存儲單元130可以具有矩形形狀，其中第一方向上的兩個側(cè)壁與第二線120對準，并
且第二方向上的兩個側(cè)壁與第一線110對準。然而，本公開的實施例不限于此，并且只要存儲單元130與第一線110和第二線120的交叉點重疊，就可以對存儲單元130的平面形狀進行各種修改。
[0025]作為示例，存儲單元130可以包括下電極層131、選擇元件層132、中間電極層133、可變電阻層135和上電極層137的疊置結(jié)構(gòu)。此外，作為示例，存儲單元130可以包括介于可變電阻層135與中間電極層133之間的第一氧化物層134以及介于可變電阻層135與上電極層137之間的第二氧化物層136。
[0026]下電極層131可以介于第一線110與選擇元件層132之間，并且可以起到將第一線110和選擇元件層132電連接并將它們物理分離的作用。下電極層131可以包括各種導(dǎo)電材料，例如，諸如鉑(Pt)、鎢(W)、鋁(Al)、銅(Cu)和鉭(Ta)的金屬，諸如氮化鈦(TiN)和氮化鉭(TaN)的金屬本文檔來自技高網(wǎng)...

【技術(shù)保護點】

【技術(shù)特征摘要】
1.一種包括半導(dǎo)體存儲器的電子設(shè)備，所述半導(dǎo)體存儲器包括：第一線；第二線，所述第二線被設(shè)置在所述第一線之上而與所述第一線間隔開；可變電阻層，所述可變電阻層被設(shè)置在所述第一線與所述第二線之間；第一電極層，所述第一電極層被設(shè)置在所述第一線與所述可變電阻層之間；以及第一氧化物層，所述第一氧化物層被設(shè)置在所述可變電阻層與所述第一電極層之間，其中，所述第一電極層包括摻雜有第一元素的第一碳材料，以及其中，所述第一氧化物層包括所述第一元素的第一氧化物。2.根據(jù)權(quán)利要求1所述的電子設(shè)備，其中，所述第一氧化物層的厚度小于所述第一電極層的厚度。3.根據(jù)權(quán)利要求1所述的電子設(shè)備，其中，所述第一氧化物層的電阻大于所述第一電極層的電阻。4.根據(jù)權(quán)利要求1所述的電子設(shè)備，其中，摻雜有所述第一元素的所述第一碳材料是非晶的。5.根據(jù)權(quán)利要求1所述的電子設(shè)備，其中，所述第一電極層和所述第一氧化物層彼此直接接觸。6.根據(jù)權(quán)利要求1所述的電子設(shè)備，其中，所述半導(dǎo)體存儲器還包括：第二電極層，所述第二電極層被設(shè)置在所述第二線與所述可變電阻層之間；以及第二氧化物層，所述第二氧化物層被設(shè)置在所述第二電極層與所述可變電阻層之間，其中，所述第二氧化物層包括第二元素的第二氧化物。7.根據(jù)權(quán)利要求6所述的電子設(shè)備，其中，所述第二電極層包括摻雜有所述第二元素的第二碳材料。8.根據(jù)權(quán)利要求6所述的電子設(shè)備，其中，所述半導(dǎo)體存儲器還包括：碳層，所述碳層介于所述第二氧化物層與所述可變電阻層之間，并且包括摻雜有所述第二元素的第二碳材料。9.根據(jù)權(quán)利要求6所述的電子設(shè)備，其中，所述第二氧化物層的厚度小于所述第二電極層的厚度。10.根據(jù)權(quán)利要求8所述的電子設(shè)備，其中，所述碳層的厚度小于所述第二氧化物層的厚度。11.根據(jù)權(quán)利要求6所述的電子設(shè)備，其中，所述第二氧化物層的電阻大于所述第二電極層的電阻。12.根據(jù)權(quán)利要求8所述的電子設(shè)備，其中，摻雜有所述第二元素的所述第二碳材料是非晶的。13.根據(jù)權(quán)利要求1所述的電子設(shè)備，其中，所述半導(dǎo)體存儲器還包括：第一界面電極層，所述第一界面電極層介于所述第一氧化物層與所述可變電阻層之間。14.根據(jù)權(quán)利要求6所述的電子設(shè)備，其中，所述半導(dǎo)體存儲器還包括：第二界面電極層，所述第二界面電極層介于所述第二氧化物層與所述可變電阻層之間。
15.根據(jù)權(quán)利要求1所述的電子設(shè)備，其中，所述半導(dǎo)體存儲器還包括：第三電極層，所述第三電極層介于所述第二線與所述可變電阻層之間；以及電阻層，所述電阻層介于所述第二線與所述第三電極層之間。16.根據(jù)權(quán)利要求1所述的電子設(shè)備，其中，所述半導(dǎo)體存儲器還包括：選擇元件層，所述選擇元件層介于所述第一電極層與所述第一線之間，或者介于所述可變電阻層與所述第二線之間。17.根據(jù)權(quán)利要求1所述的電子設(shè)備，還包括微處理器，所述微處理器包括：控制單元，所述控制單元接收來自所述微處理器的外部的包括命令的信號，并且執(zhí)行所述命令的提取、解碼或者控制所述微處理器的信號的輸入或輸出；運算單元，所述運算單元基于所述控制單元對所述命令進行解碼的結(jié)果來執(zhí)行運算；以及存儲單元，所述存儲單元儲存用于執(zhí)行所述運算的數(shù)據(jù)、與執(zhí)行所述運算的結(jié)果相對應(yīng)的數(shù)據(jù)、或用于執(zhí)行所述運算的數(shù)據(jù)的地址，其中，所述半導(dǎo)體存儲器是所述微處理器中的所述存儲單元的一部分。18.根據(jù)權(quán)利要求1所述的電子設(shè)備，還包括處理器，所述處理器包括：核心單元，所述核心單元基于從所述處理器的外部輸入的命令通過使用數(shù)據(jù)來執(zhí)行與所述命令相對應(yīng)的操作；高速緩沖存儲單元，所述高速緩沖存儲單元儲存用于執(zhí)行所述操作的數(shù)據(jù)、與執(zhí)行所述操作的結(jié)果相對應(yīng)的數(shù)據(jù)、或...

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：韓智宣，成鏞憲，趙炳直，
申請(專利權(quán))人：愛思開海力士有限公司，
類型：發(fā)明
國別省市：