一種性能統(tǒng)計(jì)方法及數(shù)字芯片技術(shù)

一種性能統(tǒng)計(jì)方法，所述方法包括如下步驟： 一個(gè)多路選擇步驟，用于對(duì)具有至少一個(gè)時(shí)鐘域的多個(gè)性能進(jìn)行多路選擇，其中每個(gè)所述性能都有一個(gè)用于標(biāo)示所述性能屬于某個(gè)幀的幀指示信號(hào)； 一個(gè)同步處理步驟，用于使所述多路選擇步驟選擇出的具有至少一個(gè)時(shí)鐘域的多個(gè)性能均工作在同步處理裝置的時(shí)鐘下，以實(shí)現(xiàn)同步；以及 一個(gè)性能統(tǒng)計(jì)步驟，用于對(duì)同步后的性能進(jìn)行統(tǒng)計(jì)。（*該技術(shù)在2023年保護(hù)過期，可自由使用*）

【技術(shù)實(shí)現(xiàn)步驟摘要】

本專利技術(shù)涉及通訊領(lǐng)域中的性能統(tǒng)計(jì)，尤其涉及通訊領(lǐng)域中數(shù)字芯片性能統(tǒng)計(jì)的方法與系統(tǒng)。
技術(shù)介紹
根據(jù)ITU-T建議，在同步數(shù)據(jù)體系(SDH)與數(shù)據(jù)通訊等領(lǐng)域均需要提供性能誤碼相關(guān)的統(tǒng)計(jì)工作。例如，在SDH協(xié)議中通過BIP-2、BIP-8、BIP-24的誤碼性能監(jiān)視與誤碼的回告實(shí)現(xiàn)SDH端到端的性能監(jiān)視，這些性能需要多幀累加，一定時(shí)間的累加結(jié)果作為設(shè)備啟動(dòng)相關(guān)機(jī)制的條件，實(shí)現(xiàn)SDH設(shè)備的保護(hù)與故障定位。對(duì)于數(shù)據(jù)通訊協(xié)議中，同樣需要提供錯(cuò)誤統(tǒng)計(jì)與正常的速率統(tǒng)計(jì)功能。在目前SDH和數(shù)據(jù)通訊芯片設(shè)計(jì)中，都會(huì)涉及性能統(tǒng)計(jì)，存在兩種實(shí)現(xiàn)方式，一種獨(dú)立分離的性能統(tǒng)計(jì)方法，另一種為電路共享的性能統(tǒng)計(jì)方法。圖1示出了獨(dú)立分離的性能統(tǒng)計(jì)電路的示意圖。在進(jìn)行獨(dú)立分離的性能統(tǒng)計(jì)時(shí)，需要對(duì)每一個(gè)需要統(tǒng)計(jì)的性能進(jìn)行單獨(dú)的累加、刷新、清零，因此每個(gè)性能都有自己的性能統(tǒng)計(jì)電路。以性能1為例，其性能統(tǒng)計(jì)電路包括累加電路101、刷新電路102以及存儲(chǔ)與清零電路103。此種方法的設(shè)計(jì)簡(jiǎn)單、清楚，適用于較少的性能統(tǒng)計(jì)設(shè)計(jì)。一旦需要多個(gè)性能統(tǒng)計(jì)時(shí)，用此種方法設(shè)計(jì)的電路會(huì)浪費(fèi)巨大的資源。需要指出的是，雖然圖中采用累加電路在前、刷新電路在后的方式繪制，但是應(yīng)當(dāng)理解，這只是為了便于說明SDH芯片的結(jié)構(gòu)。在芯片的實(shí)際工作中，累加與刷新電路是協(xié)同操作的，并沒有明確的位置先、后之分。電路共享的性能統(tǒng)計(jì)方法是對(duì)上面方法的改進(jìn)，如圖1b所示，其中多個(gè)具有相同時(shí)鐘域的性能以串行方式加到一個(gè)共用的性能統(tǒng)計(jì)電路上，從而實(shí)現(xiàn)了多個(gè)性能統(tǒng)計(jì)共用一套累加、刷新、清零電路。此種設(shè)計(jì)方法適用于性能較多的性能統(tǒng)計(jì)設(shè)計(jì)。用此種設(shè)計(jì)方法會(huì)節(jié)省數(shù)倍的邏輯資源，節(jié)省資源，節(jié)約成本。電路共享的性能統(tǒng)計(jì)方法通常是在相同時(shí)鐘域中采用共用累加器、刷新、清零的設(shè)計(jì)思路實(shí)現(xiàn)，這種方法在一定程度上節(jié)省了設(shè)計(jì)資源。但是，目前芯片或FPGA設(shè)計(jì)方向是SOC(系統(tǒng)單片集成，systemon a chip)，通常在一個(gè)芯片中存在多個(gè)端口，多個(gè)時(shí)鐘，于是這種電路共享的性能統(tǒng)計(jì)方法對(duì)于這種跨時(shí)鐘域的性能統(tǒng)計(jì)就不合適。
技術(shù)實(shí)現(xiàn)思路
考慮到上述問題，本專利技術(shù)就提供一個(gè)適用于所有情況(同步、異步)的通用性能統(tǒng)計(jì)方法。本專利技術(shù)根據(jù)電路復(fù)用的工作原理、采用抽取公共電路的辦法以實(shí)現(xiàn)電路資源的節(jié)省。但是，在本專利技術(shù)的方法中，公共電路突破原有的電路提取思維，除了累加、刷新、清零是公共部分外，還提取異步電路同步化的部分，實(shí)現(xiàn)性能統(tǒng)計(jì)的跨時(shí)鐘域共享。本專利技術(shù)提供一種通用性能統(tǒng)計(jì)方法，所述方法包括如下步驟一個(gè)多路選擇步驟，用于對(duì)具有至少一個(gè)時(shí)鐘域的多個(gè)性能進(jìn)行多路選擇，其中每個(gè)所述性能都有一個(gè)用于標(biāo)示所述性能屬于某個(gè)幀的幀指示信號(hào)；一個(gè)同步處理步驟，用于使所述多路選擇步驟選擇出的具有至少一個(gè)時(shí)鐘域的多個(gè)性能均工作在同步處理裝置的時(shí)鐘下，以實(shí)現(xiàn)同步；以及一個(gè)性能統(tǒng)計(jì)步驟，用于對(duì)同步后的性能進(jìn)行統(tǒng)計(jì)。本專利技術(shù)還提供一種用于性能統(tǒng)計(jì)的數(shù)字芯片，包括一個(gè)多路選擇裝置，用于對(duì)具有至少一個(gè)時(shí)鐘域的多個(gè)性能進(jìn)行多路選擇，其中每個(gè)所述性能都有一個(gè)用于確保正確同步的幀指示信號(hào)；一個(gè)同步處理裝置，用于使所述多路選擇步驟選擇出的具有至少一個(gè)時(shí)鐘域的多個(gè)性能均工作在同步處理裝置的時(shí)鐘下，以實(shí)現(xiàn)同步，以及一個(gè)性能統(tǒng)計(jì)裝置，用于對(duì)同步后的性能進(jìn)行統(tǒng)計(jì)。附圖說明通過結(jié)合附圖閱讀本專利技術(shù)的詳細(xì)說明，有關(guān)本專利技術(shù)的上述優(yōu)點(diǎn)以及其他優(yōu)點(diǎn)將便得更加清楚、明確。在附圖中圖1a是獨(dú)立分離的性能統(tǒng)計(jì)電路結(jié)構(gòu)的示意圖；圖1b是電路共享的性能統(tǒng)計(jì)電路結(jié)構(gòu)的示意圖；圖2是根據(jù)本專利技術(shù)的通用性能統(tǒng)計(jì)電路結(jié)構(gòu)的示意圖；圖3是通用性能統(tǒng)計(jì)方法的總體流程圖；圖4是根據(jù)本專利技術(shù)的優(yōu)選實(shí)施方式的通用性能統(tǒng)計(jì)方法的流程圖。具體實(shí)施例方式圖2示出了根據(jù)本專利技術(shù)的一種優(yōu)選實(shí)施方式的通用性能統(tǒng)計(jì)電路20的結(jié)構(gòu)示意圖。注意，為了便于說明，此處只給出了與本專利技術(shù)實(shí)施相關(guān)的那些電路部分，其余不相關(guān)部分被省略。在圖2中，具有不同時(shí)鐘域的多個(gè)性能1...N被加到一個(gè)多路選擇器21的輸入端。所述多路選擇器21每次將N個(gè)性能中的一個(gè)(例如，性能j)輸出到同步處理裝置22。所述同步處理裝置22通過進(jìn)行同步處理使所述性能j工作在所述同步處理裝置22的時(shí)鐘下。從同步處理裝置22輸出后的性能j’再輸入到性能統(tǒng)計(jì)電路23來完成性能統(tǒng)計(jì)過程。應(yīng)當(dāng)指出，根據(jù)本領(lǐng)域的通常作法，同步處理裝置22所使用的時(shí)鐘與最短幀指示標(biāo)志的長(zhǎng)度和性能個(gè)數(shù)有關(guān)，并與最短幀指示標(biāo)志的長(zhǎng)度成反比，與性能個(gè)數(shù)成正比?？梢愿鶕?jù)具體的實(shí)施方式選擇滿足上述兩個(gè)指標(biāo)的任意時(shí)鐘頻率，例如，在SDH領(lǐng)域中可為19M或77M。根據(jù)本專利技術(shù)的一種優(yōu)選實(shí)施方式，同步處理裝置22采用不高于77M的時(shí)鐘。當(dāng)時(shí)鐘頻率高于77M時(shí)，還可考慮通過PIPELINE方式解決。所謂PIPELINE方式，就是對(duì)累加電路進(jìn)行流水線處理。因?yàn)槔奂与娐吩?7M的時(shí)鐘周期內(nèi)可以完成累加，而當(dāng)時(shí)鐘頻率提高時(shí)，累加的電路延遲可能大于77M時(shí)鐘周期，只能夠通過多拍時(shí)鐘的處理完成累加工作，這種方式稱之為PIPELINE方式。此外，所述同步處理裝置22可通過采樣方式來實(shí)現(xiàn)同步。對(duì)于性能統(tǒng)計(jì)復(fù)用的方法，需要對(duì)每個(gè)需要統(tǒng)計(jì)的性能提供幀跳變指示(即，幀指示信號(hào))，標(biāo)示對(duì)應(yīng)此幀的性能數(shù)據(jù)。由于幀跳變指示與性能統(tǒng)計(jì)時(shí)鐘是不同時(shí)鐘域的信號(hào)，而幀信號(hào)在跳變的過程中是一個(gè)緩慢上升的過程，對(duì)應(yīng)的性能數(shù)據(jù)也處于緩慢上升過程。數(shù)據(jù)在此時(shí)間點(diǎn)是不穩(wěn)定的，如果在此時(shí)間點(diǎn)采樣會(huì)導(dǎo)致數(shù)據(jù)采樣錯(cuò)誤，性能累加也同樣會(huì)出錯(cuò)，同步采樣過程就是通過采樣3個(gè)周期穩(wěn)定跳變后的電平，取第2個(gè)周期的電平對(duì)應(yīng)的數(shù)據(jù)作為采樣的性能依據(jù)，確保采到穩(wěn)定的數(shù)據(jù)。但是，本領(lǐng)域技術(shù)人員可以理解，同步處理并不局限于采樣的方式，有多種方式可用于實(shí)現(xiàn)所述同步處理操作，例如采用FIFO(先進(jìn)先出)方式同樣可以達(dá)到同步目的。所述性能統(tǒng)計(jì)電路23可以與圖1b中所示的性能統(tǒng)計(jì)電路相同，包括累加電路、刷新電路和存儲(chǔ)與清零電路。所述性能統(tǒng)計(jì)電路具體怎樣實(shí)現(xiàn)對(duì)本專利技術(shù)的實(shí)施沒有影響。以下參照?qǐng)D3說明本專利技術(shù)的方法的總體流程。首先，在步驟S301中，通過所述多路選擇器21進(jìn)行性能源選擇，從屬于不同時(shí)鐘域的N個(gè)性能中選擇一個(gè)。假定性能j被選擇出來，在步驟S302中，所述性能j被輸入到同步處理裝置22中進(jìn)行同步處理，以使所述性能j工作在所述同步裝置22的時(shí)鐘頻率上并得到同步后的性能j’。接下來在步驟S303中，經(jīng)過同步后的性能j’被輸入到性能統(tǒng)計(jì)電路以進(jìn)行性能統(tǒng)計(jì)。圖4示出了根據(jù)本專利技術(shù)的一種實(shí)施方式的通用性能統(tǒng)計(jì)方法的流程圖。如圖4所示，在步驟S401中通過多路選擇器22，對(duì)N個(gè)需要統(tǒng)計(jì)的性能進(jìn)行N選1，選出當(dāng)前對(duì)應(yīng)路的性能(假定為性能i)。應(yīng)當(dāng)理解，性能通常被表示為一些二進(jìn)制位的組合。此外，在本專利技術(shù)中，還要對(duì)每個(gè)需要進(jìn)行統(tǒng)計(jì)的性能，提供該性能的幀指示信號(hào)來標(biāo)示對(duì)應(yīng)某個(gè)幀的性能數(shù)據(jù)。此信號(hào)的作用是異步時(shí)鐘同步處理的標(biāo)志。對(duì)于相鄰兩幀，一定要區(qū)分開它們的指示信號(hào)。在步驟S402中，例如通過采樣對(duì)當(dāng)前選出的性能j進(jìn)行同步化處理，以使其工作在同步處理裝置22的時(shí)鐘下；同步化處理后的性能j表示為性能j’。應(yīng)當(dāng)指出，進(jìn)行同步處理只是改變了性能的時(shí)鐘域，其實(shí)際內(nèi)容并不發(fā)生改變。本專利技術(shù)也適用于一幀采樣幾個(gè)周期的情況，但這時(shí)本文檔來自技高網(wǎng)...

【技術(shù)保護(hù)點(diǎn)】

【技術(shù)特征摘要】

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：張占龍，
申請(qǐng)(專利權(quán))人：UT斯達(dá)康中國(guó)有限公司，
類型：發(fā)明
國(guó)別省市：