一種抗時鐘抖動能力強的零次群接口解碼方法及其電路技術

本發明專利技術涉及數據接口的解碼方法及其電路設計。本發明專利技術提出用數據編碼中的時間間隔２與３之間的信號邊沿特征進行對數據０和１的判決；根據時間間隔１和上一碼組時間間隔４之間的信號邊沿特性對當前碼組極性進行判決的方法并設計出實現電路，即由數據識別電路、單穩電路、數據再生電路組成的數據解碼電路和由正、負極性指示電路、破壞點定位電路組成的破壞點提取電路。具有抗時鐘抖動能力強，可靠性高，便于集成，電路簡單等特點。（*該技術在2015年保護過期，可自由使用*）

【技術實現步驟摘要】
【國外來華專利技術】

【技術保護點】
一種抗時鐘抖動能力強的零次群接口的解碼方法，包括以下步驟：（１）將Ｇ７０３接口信號ＧＳＡ經過判決產生正極性信號ＤＳＩ和負極性信號ＤＳＪ；（２）將所說的ＤＳＩ和ＤＳＪ兩個信號相加得到雙電平信號ＤＢＩ；（３）從所說的雙電平信號中提取 ６４ＫＨ６４ＫＨ↓［ｚ］位定時信號ＣＯ，ＣＯＡ作為解碼所需的同步時鐘信號；（４）對所說的雙電平信號ＤＢＩ中的數據０和１的編碼信號進行判決，由判決結果生成標準碼元寬度的數據信號；（５）對所說的正、負極性信號ＤＳＩ、ＤＳＪ的當前碼組極性 的判決并根據前后兩個碼組的極性關系提取破壞點，從而得到８ＫＨ↓［ｚ］字節定時信號；其特征在于，所說的第（４）步驟包括：根據所說的ＤＢＩ數據編碼中的時間間隔２和時間間隔３之間的信號邊沿特性進行判決，用時鐘信號ＣＯＡ屏蔽掉時間間隔４和下一碼 組時間間隔１之間的邊沿特性，得到判決結果ＤＧＰ脈沖信號；展寬ＤＧＰ脈沖至一個６４Ｋｂｉｔ／Ｂ碼元寬度，得到ＤＳＰ信號；用時鐘信號ＣＯ對ＤＳＰ采樣得到標準碼元寬度的６４Ｋｂｉｔ／ｓ數據信號；所說的第（５）步驟包括：用時鐘信號ＣＯＡ屏蔽當前 碼組時間間隔２，３之間的信號邊沿，根據時間間隔１和上一碼組時間間隔４之間的信號邊沿特性對當前碼組極性進行判決即正極性ＤＳＩ為當前碼時ＣＳＩ＝１，ＣＳＪ＝０；負極極性ＤＳＪ為當前碼時ＣＳＩ＝０，ＣＳＪ＝１；兩個連續的ＣＳＩ脈沖之間不出現ＣＳＪ脈沖或兩個連續的ＣＳＪ脈沖之間不出現ＣＳＪ脈沖時在兩個連續脈沖的后一個脈沖位置作為破壞點位置。...

【技術特征摘要】
【國外來華專利技術】

【專利技術屬性】
技術研發人員：章謙，
申請(專利權)人：章謙，
類型：發明
國別省市：11[中國|北京]