• 
    <ul id="o6k0g"></ul>
    <ul id="o6k0g"></ul>

    一種基于FPGA實現ATM網絡流量控制的裝置及方法制造方法及圖紙

    技術編號:3545684 閱讀:325 留言:0更新日期:2012-04-11 18:40
    本發明專利技術公開了一種基于FPGA實現ATM網絡流量控制的裝置及其方法,該裝置包括網絡處理器、物理層芯片,還包括:ATM信元存儲器,接收ATM信元,并按PVC通道分塊存儲信元;PVC管理模塊,用于將ATM信元存儲器按照PVC虛擬成多個FIFO隊列;PVC狀態緩存模塊,用于存儲各個PVC通道的下一信元發送時刻變量;PVC帶寬配置模塊,用于配置帶寬參數;流量控制模塊,用于產生PVC通道號,查詢上述模塊,計算出是否有信元和是否允許讀取信元,組裝信元成信元幀并存儲;信元幀發送模塊,用于發送信元幀;物理接口模塊,用于接收信元幀發送模塊發來的信元幀,并將其發至物理層芯片。本發明專利技術精確控制信元速率,節省了系統成本。

    【技術實現步驟摘要】

    本專利技術涉及路由器中實現流量控制
    ,特別是涉及在路由器上基于FPGA實現ATM網絡流量控制的裝置及其方法。
    技術介紹
    隨著計算技術的發展,出現了各種數據傳輸網絡,目前主要存在兩種網絡,一種是以包為單位傳輸IP(Internet?Protocol,互聯網協議)分組網絡,一種是以信元為單位傳輸ATM(Asynchronous?Transfer?Mode,異步傳輸模式)網絡。作為以IP分組為交換基礎的路由器,在連接ATM網絡的時候,需要用于處理IP分組到ATM信元相互轉換的線路接口卡。目前的ATM線路接口卡主要由(如圖1所示)光模塊101、物理層芯片102、SAR(Segment?And?Reassemble,分段/重組或拆裝)芯片103、FPGA(FieldProgrammable?Gate?Array,現場可編程邏輯陣列)芯片104和網絡處理器105等芯片組成。其中,光模塊101完成光電轉換,物理層芯片102完成SDH(Synchronous?Digital?Hierarchy,同步數字系列)幀提取和信元封裝等功能,SAR芯片103完成IP報文的分片、ATM信元重組和QoS(Quality?of?Service,服務質量)業務等功能,FPGA芯片104用于連接SAR芯片103和網絡處理器105,完成二者之間的數據轉換。由于目前網絡處理器和多數芯片之間的數據接口并不一致,需要進行數據轉換,FPGA芯片在系統中是必需的。隨著半導體工藝發展,FPGA芯片的規模越來越大,同時價格也越來越便宜,使用低廉的FPGA芯片代替SAR芯片成為可能。目前的ATM線路接口卡的流量控制依靠SAR芯片完成,這種系統存在設計復雜、成本高等缺點。
    技術實現思路
    本專利技術所要解決的技術問題在于提供一種基于FPGA實現ATM網絡流量控制的裝置及其方法,用于克服現有技術中存在的路由器中的ATM網絡流量-->控制由專用SAR芯片實現,造成系統復雜、成本過高的問題和缺陷。為了實現上述目的,本專利技術提供了一種基于FPGA實現ATM網絡流量控制的裝置,包括網絡處理器、物理層芯片,其特征在于,還包括:一ATM信元存儲器,用于接收所述網絡處理器傳來的ATM信元,并按PVC通道分塊存儲所述ATM信元;一PVC管理模塊,用于將所述ATM信元存儲器按照PVC虛擬成多個FIFO隊列,并對所述各個FIFO隊列進行管理;一PVC狀態緩存模塊,用于存儲所述各個PVC通道的下一ATM信元發送時刻變量;一PVC帶寬配置模塊,用于配置所述各個PVC通道的帶寬參數;一流量控制模塊,用于產生PVC通道號,查詢所述PVC管理模塊、PVC狀態緩存模塊和PVC帶寬配置模塊,計算出該PVC通道號對應的通道是否有ATM信元和是否允許讀取ATM信元,組裝ATM信元成信元幀并存儲;一信元幀發送模塊,用于從所述流量控制模塊中讀取信元幀,進行ATM信元間隔控制,并發送不含幀頭的信元幀;一物理接口模塊,用于接收所述信元幀發送模塊發來的信元幀,并將其發至所述物理層芯片。所述的基于FPGA實現ATM網絡流量控制的裝置,其中,所述ATM信元存儲器又包括:一外部存儲設備和一存儲器接口模塊;所述外部存儲設備用于存儲ATM信元,所述存儲器接口模塊用作外部RAM和FPGA內部邏輯進行數據交換的接口模塊。所述的基于FPGA實現ATM網絡流量控制的裝置,其中,所述流量控制模塊又包括:一ATM信元發送模塊、一信元幀緩沖器、一帶寬控制模塊和一基準時刻生成模塊;其中所述ATM信元發送模塊用于查詢所述各PVC通道,產生查詢所述PVC管理模塊、PVC狀態緩存模塊、PVC帶寬配置模塊和帶寬控制模塊的操作,向所述ATM信元存儲器發送讀RAM地址,將讀回的ATM信元和所述帶寬控制模塊返回的參數按照一定的格式組成信元幀,并存入至所述信元幀緩沖器;所述信元幀緩沖器用于存儲信元幀的FIFO隊列;-->所述帶寬控制模塊用于維護上一ATM信元發送時刻變量、系統配置的最大帶寬的時間間隔數變量,查詢所述PVC狀態緩存模塊返回的下一ATM信元發送時刻變量值分別與基準時刻生成模塊的計數變量值和上一ATM信元發送時刻變量值進行比較的情況,根據比較結果決定是否允許所述ATM信元發送模塊在該下一ATM信元發送時刻從所述ATM信元存儲器讀取ATM信元,并對PVC通道狀態進行維護;所述基準時刻生成模塊為一個計數器,用于產生用作所述帶寬控制模塊判決基準的所述計數變量,并產生初始化所述PVC狀態緩存模塊的信號。所述的基于FPGA實現ATM網絡流量控制的裝置,其中,所述物理接口模塊為一標準Utopia接口。為了實現上述目的,本專利技術還提供了一種適用于所述裝置的基于FPGA實現ATM網絡流量控制的方法,其特征在于,包括:步驟51,ATM信元存儲器接收所述網絡處理器傳來的ATM信元,并按PVC通道分塊存儲所述ATM信元;步驟52,流量控制模塊產生PVC通道號,不斷查詢所述PVC管理模塊、PVC狀態緩存模塊和PVC帶寬配置模塊,計算出該PVC通道號對應的通道是否有ATM信元和是否允許讀取ATM信元,組裝ATM信元成信元幀并存儲;步驟53,信元幀發送模塊從所述流量控制模塊中讀取信元幀,進行ATM信元間隔控制,并發送不含幀頭的信元幀;步驟54,物理接口模塊接收所述信元幀發送模塊發來的信元幀,并將其發至所述物理層芯片。所述的基于FPGA實現ATM網絡流量控制的方法,其中,所述步驟51、52之間還包括一通過流量控制模塊發送的PVC狀態初始化命令對所述PVC狀態緩存模塊進行初始化的步驟,用于將所述所有PVC通道的下一ATM信元指針都指向零。所述的基于FPGA實現ATM網絡流量控制的方法,其中,所述步驟52中還包括一通過查詢所述PVC管理模塊返回的該PVC通道號對應的通道的FIFO隊列狀態來判斷該PVC通道號對應的通道是否有ATM信元的步驟。所述的基于FPGA實現ATM網絡流量控制的方法,其中,所述步驟52中還包括一通過所述帶寬控制模塊、信元幀緩沖器返回的值判斷是否允許所述-->ATM信元發送模塊從所述ATM信元存儲器讀取ATM信元的步驟。所述的基于FPGA實現ATM網絡流量控制的方法,其中,所述步驟52中,若該PVC通道號對應的通道允許讀取ATM信元,則所述ATM信元發送模塊從所述ATM信元存儲器讀取ATM信元,并在該ATM信元的頭部加一間隔控制字,組成一信元幀并存至所述信元幀緩沖器,設置信元幀標志位,等待所述信元幀發送模塊讀取;同時將更新后的PVC狀態寫回所述PVC狀態緩存模塊,繼續查詢下一PVC通道。所述的基于FPGA實現ATM網絡流量控制的方法,其中,在所述步驟53之前還包括一所述信元幀發送模塊通過查詢所述流量控制模塊的信元幀標志位為來判斷所述信元幀緩沖器中是否含有信元幀的步驟。所述的基于FPGA實現ATM網絡流量控制的方法,其中,在所述步驟53之前還包括一判斷是否允許所述信元幀發送模塊從所述信元幀緩沖器讀取信元幀的步驟。所述的基于FPGA實現ATM網絡流量控制的方法,其中,所述步驟53中,所述信元幀發送模塊通過啟動一間隔計數器獲取計數器當前值,并通過查詢信元幀緩沖器讀取信元幀頭獲取一ATM信元間隔參數,再通過比較所述計數器當前值與所述ATM信元間隔參數的方本文檔來自技高網
    ...

    【技術保護點】
    一種基于FPGA實現ATM網絡流量控制的裝置,包括網絡處理器、物理層芯片,其特征在于,還包括:一ATM信元存儲器,用于接收所述網絡處理器傳來的ATM信元,并按PVC通道分塊存儲所述ATM信元;一PVC管理模塊,用于將所述AT M信元存儲器按照PVC虛擬成多個FIFO隊列,并對所述各個FIFO隊列進行管理;一PVC狀態緩存模塊,用于存儲所述各個PVC通道的下一ATM信元發送時刻變量;一PVC帶寬配置模塊,用于配置所述各個PVC通道的帶寬參數;   一流量控制模塊,用于產生PVC通道號,查詢所述PVC管理模塊、PVC狀態緩存模塊和PVC帶寬配置模塊,計算出該PVC通道號對應的通道是否有ATM信元和是否允許讀取ATM信元,組裝ATM信元成信元幀并存儲;一信元幀發送模塊,用于從所 述流量控制模塊中讀取信元幀,進行ATM信元間隔控制,并發送不含幀頭的信元幀;一物理接口模塊,用于接收所述信元幀發送模塊發來的信元幀,并將其發至所述物理層芯片。

    【技術特征摘要】
    1、一種基于FPGA實現ATM網絡流量控制的裝置,包括網絡處理器、物理層芯片,其特征在于,還包括:一ATM信元存儲器,用于接收所述網絡處理器傳來的ATM信元,并按PVC通道分塊存儲所述ATM信元;一PVC管理模塊,用于將所述ATM信元存儲器按照PVC虛擬成多個FIFO隊列,并對所述各個FIFO隊列進行管理;一PVC狀態緩存模塊,用于存儲所述各個PVC通道的下一ATM信元發送時刻變量;一PVC帶寬配置模塊,用于配置所述各個PVC通道的帶寬參數;一流量控制模塊,用于產生PVC通道號,查詢所述PVC管理模塊、PVC狀態緩存模塊和PVC帶寬配置模塊,計算出該PVC通道號對應的通道是否有ATM信元和是否允許讀取ATM信元,組裝ATM信元成信元幀并存儲;一信元幀發送模塊,用于從所述流量控制模塊中讀取信元幀,進行ATM信元間隔控制,并發送不含幀頭的信元幀;一物理接口模塊,用于接收所述信元幀發送模塊發來的信元幀,并將其發至所述物理層芯片。2、根據權利要求1所述的基于FPGA實現ATM網絡流量控制的裝置,其特征在于,所述ATM信元存儲器又包括:一外部存儲設備和一存儲器接口模塊;所述外部存儲設備用于存儲ATM信元,所述存儲器接口模塊用作外部RAM和FPGA內部邏輯進行數據交換的接口模塊。3、根據權利要求1所述的基于FPGA實現ATM網絡流量控制的裝置,其特征在于,所述流量控制模塊又包括:一ATM信元發送模塊、一信元幀緩沖器、一帶寬控制模塊和一基準時刻生成模塊;其中所述ATM信元發送模塊用于查詢所述各PVC通道,產生查詢所述PVC管理模塊、PVC狀態緩存模塊、PVC帶寬配置模塊和帶寬控制模塊的操作,向所述ATM信元存儲器發送讀RAM地址,將讀回的ATM信元和所述帶寬控制模塊返回的參數按照一定的格式組成信元幀,并存入至所述信元幀緩沖器;所述信元幀緩沖器用于存儲信元幀的FIFO隊列;所述帶寬控制模塊用于維護上一ATM信元發送時刻變量、系統配置的最大帶寬的時間間隔數變量,查詢所述PVC狀態緩存模塊返回的下一ATM信元發送時刻變量值分別與基準時刻生成模塊的計數變量值和上一ATM信元發送時刻變量值進行比較的情況,根據比較結果決定是否允許所述ATM信元發送模塊在該下一ATM信元發送時刻從所述ATM信元存儲器讀取ATM信元,并對PVC通道狀態進行維護;所述基準時刻生成模塊為一個計數器,用于產生用作所述帶寬控制模塊判決基準的所述計數變量,并產生初始化所述PVC狀態緩存模塊的信號。4、根據權利要求1、2或3所述的基于FPGA實現ATM網絡流量控制的裝置,其特征在于,所述物理接口模塊為一標準Utopia接口。5、一種適用于權利要求1所述裝置的基于FPGA實現ATM網絡流量控制的方法,其特征在于,包括:步驟51,ATM信元存儲器接收所述網絡處理器傳來的ATM信元,并按PVC通道分塊存儲所述ATM信元;步驟52,流量控...

    【專利技術屬性】
    技術研發人員:鄭斌儒周廣水李祥
    申請(專利權)人:中興通訊股份有限公司
    類型:發明
    國別省市:94[中國|深圳]

    網友詢問留言 已有0條評論
    • 還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。

    1
    主站蜘蛛池模板: 亚洲一级特黄无码片| 日产无码1区2区在线观看| 亚洲爆乳无码专区| 特级无码毛片免费视频尤物| 亚洲国产成人无码av在线播放| julia无码人妻中文字幕在线| 亚洲AV无码久久| 亚洲av无码国产精品色在线看不卡| 永久免费AV无码网站国产| 人妻中文字幕AV无码专区| 日韩亚洲AV无码一区二区不卡| 国产日韩AV免费无码一区二区三区 | 国产成人无码免费网站| 亚洲国产精品无码专区影院| 无码人妻AⅤ一区二区三区水密桃| 国产精品99无码一区二区| 无码夫の前で人妻を犯す中字| 中文字幕无码AV波多野吉衣| 午夜无码人妻av大片色欲| 无码无套少妇毛多18PXXXX| 亚洲AV日韩AV永久无码久久| 亚洲精品无码专区久久久 | 一本加勒比hezyo无码专区| 国产色无码精品视频国产| 无码少妇A片一区二区三区| 97免费人妻无码视频| 久久精品中文字幕无码绿巨人| 在线a亚洲v天堂网2019无码| 四虎影视无码永久免费| 成人无码午夜在线观看| 久久国产三级无码一区二区| 免费无遮挡无码永久在线观看视频| 久久精品日韩av无码| 日韩免费无码一区二区视频| 精品韩国亚洲av无码不卡区| 全免费a级毛片免费看无码| 人妻无码一区二区三区| 少妇性饥渴无码A区免费| 国产成人AV片无码免费| 无码人妻丰满熟妇区五十路百度| 无码无遮挡又大又爽又黄的视频|